Pat
J-GLOBAL ID：200903030905085010

画素構成およびアクティブマトリクス型表示装置

Inventor：
足達 克己

About 足達 克己

, 
高原 博司

About 高原 博司

, 
柘植 仁志

About 柘植 仁志


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 岩橋 文雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001254303
Publication number (International publication number)：2003066905
Application date： Aug. 24, 2001
Publication date： Mar. 05, 2003
Summary：
【要約】【課題】 電流書き込み型アクティブマトリクス方式の表示装置において、書き込み時から発光時への過渡期間に書き込みエラーが発生し、画質劣化の原因となっていた。【解決手段】 駆動トランジスタとスイッチングトランジスタのP、N型の適切な組み合わせにより、書き込みエラーの発生しない画素構成とする。さらに、走査線を1本にし、画素開口率も上げる。
Claim (excerpt)：
基板上に設けられた複数の信号線と、これを駆動する電流出力である信号線駆動回路と、前記信号線と直交する複数の走査線と、これを駆動する走査線駆動回路と、前記信号線と前記走査線の交点近傍に設けられたスイッチングと駆動機能を有する複数のトランジスタを含む画素構成であって、前記画素構成はPチャンネル駆動トランジスタ1と、前記トランジスタ1のドレインにソースを接続したPチャンネルスイッチングトランジスタ2と、前記トランジスタ2のドレインに接続された表示素子と、前記トランジスタ1のソース・ドレイン間に接続された保持コンデンサと、前記トランジスタ1のゲート・ドレイン間にソースとドレインを接続したNチャンネルスイッチングトランジスタ3と、前記トランジスタ1のドレインにドレインを接続したNチャンネルスイッチングトランジスタ4とを備え、前記トランジスタ4のソースと前記信号線駆動回路が接続され前記トランジスタ2と前記トランジスタ3と前記トランジスタ4の各ゲートが共通接続されて前記走査線駆動回路に接続されていることを特徴とする画素構成。
IPC (9)：
G09G 3/30 ,  G09F 9/30 338 ,  G09F 9/30 365 ,  G09F 9/33 ,  G09G 3/20 624 ,  G09G 3/20 641 ,  G09G 3/20 670 ,  G09G 3/32 ,  H01L 29/786
FI (9)：
G09G 3/30 J ,  G09F 9/30 338 ,  G09F 9/30 365 Z ,  G09F 9/33 Z ,  G09G 3/20 624 B ,  G09G 3/20 641 D ,  G09G 3/20 670 E ,  G09G 3/32 A ,  H01L 29/78 614
F-Term (19)：
5C080AA06 ,  5C080BB05 ,  5C080DD09 ,  5C080FF11 ,  5C080JJ03 ,  5C080JJ04 ,  5C094AA09 ,  5C094AA25 ,  5C094AA53 ,  5C094BA03 ,  5C094BA23 ,  5C094BA27 ,  5C094CA19 ,  5C094EA04 ,  5C094EA07 ,  5F110AA30 ,  5F110BB01 ,  5F110BB13 ,  5F110NN72
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM