Pat

J-GLOBAL ID：200903030945165873

半導体素子の配線形成方法

Inventor： 鄭 佑 仁 ,  金 濟▲徳▼ ,  洪 昌 基
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 萩原 誠
Gazette classification：公開公報
Application number (International application number)：1995278772
Publication number (International publication number)：1996288391
Application date： Oct. 26, 1995
Publication date： Nov. 01, 1996
Summary：

【要約】 (修正有)【課題】 コンタクトホール内の突起発生を防止して信頼性の高い半導体素子の配線形成方法を提供する。【解決手段】 半導体基板50上にパタニングされた第1絶縁層52を形成しその上に下部キャッピング層54を形成した後、下部キャッピング層及び第1絶縁層を食刻して第1コンタクトホ-ルを形成する。次いで、配線層58を形成した後、この配線層及び下部キャッピング層54を第1絶縁層52が露出されるまでCMPし、前記結果物の全面に第2絶縁層60を形成したのち、この第2絶縁層60及び第1絶縁層52を食刻して第2コンタクトホ-ルを形成する。

Claim (excerpt)：

半導体基板上にパタニングされた第1絶縁層を形成する段階と、前記第1絶縁層上に下部キャッピング層を形成する段階と、前記下部キャッピング層及び前記第1絶縁層を食刻して前記半導体基板の一部を露出させる第1コンタクトホ-ルを形成する段階と、前記第1コンタクトホ-ルの形成された前記結果物表面上に配線層を形成する段階と、前記配線層及び前記下部キャッピング層を前記第1絶縁層が露出されるまで化学-機械的ポリシングする段階と、前記第1絶縁層の露出された前記結果物表面上に第2絶縁層を形成する段階と、前記第2絶縁層及び前記第1絶縁層を食刻して前記半導体基板の一部を露出させる第2コンタクトホ-ルを形成する段階とを備えることを特徴とする半導体素子の配線形成方法。

IPC (5)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/304 321 ,  H01L 21/306

FI (5)：

H01L 21/90 C ,  H01L 21/28 L ,  H01L 21/28 301 R ,  H01L 21/304 321 S ,  H01L 21/306 F

Patent cited by the Patent：

Cited by applicant (1)

• 集積回路装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-059889   Applicant：富士通株式会社