Pat
J-GLOBAL ID：200903030969882010
半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
矢作 和行
Gazette classification：公開公報
Application number (International application number)：2002264135
Publication number (International publication number)：2003243356
Application date： Sep. 10, 2002
Publication date： Aug. 29, 2003
Summary：
【要約】【課題】 半導体基板の割れや曲がりを防止しつつ、半導体基板のオン抵抗を大幅に低減することのできる半導体装置の製造方法を提供すること。【解決手段】 本発明の半導体装置の製造方法は、半導体基板1をエッチングして薄くする場合、半導体基板の外周部10をシールパッキン9によってマスクしエッチングせずに、凹部11の底面部のみにエッチングを施し薄肉化している。それにより、半導体基板の外周部10を凹部11の底面部より厚く残し強度を持たせることができ、半導体基板1の割れや曲がりを防止することができる。従って、縦型の半導体装置、例えば電力用半導体装置などの基板部を薄くすることができ、半導体基板の有する抵抗成分を大幅に低減して半導体基板のオン抵抗を大幅に低減することができる。
Claim (excerpt)：
半導体基板の一方の表面に半導体素子が形成された半導体装置の製造方法において、前記半導体基板の一方の面とは反対側の面から研削加工して、前記半導体基板を所定の厚さにする研削加工工程と、前記研削加工工程を実行した後に、前記反対側の面に対し前記半導体基板の外周部を残して所定深さまでエッチングして薄くするエッチング工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (5)：
H01L 21/306
, H01L 21/336
, H01L 29/78 652
, H01L 29/78 653
, H01L 29/78 655
H01L 29/78 652 N
, H01L 29/78 653 A
, H01L 29/78 655 F
, H01L 21/306 B
, H01L 29/78 658 G
5F043AA02
, 5F043BB02
, 5F043EE03
, 5F043FF10
, 5F043GG10
Cited by applicant (2)
Cited by examiner (2)
Return to Previous Page
