Pat

J-GLOBAL ID：200903031035294579

不揮発性半導体記憶装置

Inventor： 首藤 晋 ,  清水 和裕 ,  渡部 浩 ,  有留 誠一 ,  丸山 徹
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997245571
Publication number (International publication number)：1999087543
Application date： Sep. 10, 1997
Publication date： Mar. 30, 1999
Summary：

【要約】【課題】従来の不揮発性半導体記憶装置は、素子形成領域を微細化しても、半導体基板-浮遊ゲート間の容量と浮遊ゲート-制御ゲート間の容量の比は、あまり変わらないため、書き込み電圧Vppの低圧化はONO膜の薄膜化に専らねばならず、非常に困難であり、セルを微細化する上で問題であった。【解決手段】本発明は、不揮発性半導体記憶装置のセル部において、トンネル絶縁膜14上と素子分離領域12の側壁部とに接する断面が凹型形状の浮遊ゲート15を形成し、半導体基板上に形成されるトンネル絶縁膜14の面積に対して、浮遊ゲート15上に形成されるインター絶縁膜16の面積を大きくし即ち、素子領域13-浮遊ゲート間容量C1に対して、浮遊ゲート-制御ゲート間容量C2を大きくとることにより、データの書き込み及びその消去に印加する電圧Vppを低圧化し、高集積化及び微細化に適する不揮発性半導体記憶装置を提供する。

Claim (excerpt)：

半導体基板表面に設けた溝に絶縁体を埋め込んで形成した素子分離領域と、前記素子分離領域によって電気的に分離された素子形成領域と、前記素子形成領域とトンネル絶縁膜を介して設けられる電荷蓄積のための浮遊ゲートと、前記浮遊ゲートとインター絶縁膜を介して対向する制御ゲートと、を備えた不揮発性半導体記憶装置において、前記浮遊ゲートが前記トンネル絶縁膜上部及び前記素子分離領域の側壁部に接し、且つ前記制御ゲートに向かって突起部分を有する形状を呈していることを特徴とする不揮発性半導体記憶装置。

IPC (4)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2)：

H01L 29/78 371 ,  H01L 27/10 434

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-220778
  
• 半導体不揮発性メモリ装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-094589   Applicant：沖電気工業株式会社
• 半導体不揮発性記憶装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平9-146587   Applicant：ソニー株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平5-036528   Applicant：株式会社東芝, 東芝マイクロエレクトロニクス株式会社