Pat
J-GLOBAL ID:200903031412062467

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):1997182479
Publication number (International publication number):1999026728
Application date: Jul. 08, 1997
Publication date: Jan. 29, 1999
Summary:
【要約】【課題】埋め込み素子分離でトレンチ内に埋め込む絶縁物質を工夫して、ゲート絶縁膜、ゲート電極、素子周辺のシリコン基板への不純物の拡散を減少させる。【解決手段】トレンチの形成されたシリコン基板1上に、ゲート絶縁膜5、その上に浮遊ゲート電極6が積層しており、トレンチ側の側面は、熱酸化により酸化され(物質X)、ゲート絶縁膜5やゲート電極6、近傍の基板は埋め込み材の物質Aを介して他の埋め込み材の物質Bと対向する。物質Aに、不純物拡散性が低い物質、たとえば窒化シリコンを適用すれば、物質B中の不純物がゲート絶縁膜5等に拡散する効率を低くし、メモリセル特性の劣化を防ぐ。
Claim (excerpt):
半導体基板と、前記基板上に設けられたゲート絶縁膜及びゲート絶縁膜上のゲート電極と、前記ゲート電極及びゲート絶縁膜と隣り合い前記基板に達するトレンチと、前記トレンチ内に埋め込まれた素子分離用の物質とを具備し、前記トレンチ内に埋め込まれている物質が複数種存在し、少なくとも前記ゲート絶縁膜からそのゲート電極および基板との界面に亘る部分に接する領域と、それ以外の領域とで互いに異なる物質が埋め込まれていることを特徴とする半導体装置。
IPC (5):
H01L 27/115 ,  H01L 21/76 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3):
H01L 27/10 434 ,  H01L 21/76 L ,  H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (5)
  • 特開平3-220778
  • 特開昭62-043181
  • 半導体記憶装置
    Gazette classification:公開公報   Application number:特願平7-169872   Applicant:株式会社東芝
Show all

Return to Previous Page