Pat
J-GLOBAL ID：200903031730012037

縦型電界効果トランジスタ

Inventor：
吉田 清輝

About 吉田 清輝


Applicant, Patent owner：
古河電気工業株式会社

About 古河電気工業株式会社


Agent (1)： 長門 侃二
Gazette classification：公開公報
Application number (International application number)：2001119885
Publication number (International publication number)：2002016262
Application date： Apr. 18, 2001
Publication date： Jan. 18, 2002
Summary：
【要約】【課題】 GaN系の化合物半導体を有効に活かして、高耐圧で大電流動作可能なMES型構造を有する縦型電界効果トランジスタを実現する。【解決手段】 GaN系の半導体多層膜層の上部にソース電極、下部にドレイン電極を設けて縦型構造の電界効果トランジスタを実現するものであって、ソース・ドレイン間の電流通路をなす低キャリア濃度のn--GaN層4(第1の半導体層)に、アンドープのi-GaN層5(第2の半導体層)、p+-GaN層6およびp--GaN層7(第3の半導体層)介してソース領域をなすn+-GaN層8(第4の半導体層)を形成する。そしてゲート電極直下のn--GaN層4の上部に、チャネル層をなすn+-GaN層9(第5の半導体層)を薄く形成する。
Claim (excerpt)：
GaN系の半導体多層膜層の上部にソース電極を形成し、上記半導体多層膜の下部にドレイン電極を形成した縦型構造の電界効果トランジスタであって、前記GaN系の半導体多層膜層は、前記ソース電極とドレイン電極との間の電流通路をなす低不純物濃度のGaN系半導体からなる第1の半導体層と、この第1の半導体層に設けられた溝部に、アンドープのGaN系半導体からなる高抵抗の第2の半導体層を介して形成された前記第1の半導体層とは逆導電性のGaN系半導体からなる第3の半導体層と、前記第1の半導体層と同導電性のGaN系半導体からなり、上記第3の半導体層に埋め込み形成されてソース領域をなす第4の半導体層と、前記第1の半導体層と同導電性のGaN系半導体からなり、前記第4の半導体層の上面に設けられるソース電極とは絶縁して設けられるゲート電極の直下の前記第1の半導体層の上部から上記第4の半導体層に掛けて形成されてチャネル層をなす第5の半導体層とを備えたことを特徴とする縦型電界効果トランジスタ。
F-Term (11)：
5F102FA01 ,  5F102GB01 ,  5F102GC07 ,  5F102GD01 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GR09 ,  5F102GS09 ,  5F102HC01
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM