Pat
J-GLOBAL ID:200903032057449688

負荷駆動回路

Inventor:
Applicant, Patent owner:
Agent (1): 伊藤 洋二
Gazette classification:公開公報
Application number (International application number):1997000331
Publication number (International publication number):1998032475
Application date: Jan. 06, 1997
Publication date: Feb. 03, 1998
Summary:
【要約】【課題】 電流検出作動を安定して行うとともに、温度特性により電流制限を行う場合の精度が低下するのを防止する。【解決手段】 ドレインとゲートを共通接続した出力MOSトランジスタ2と電流検出用MOSトランジスタ3に対し、信号線L1、L2からそれぞれのゲートにゲート電圧を供給し、負荷電流が過電流になり出力端子10の電圧が上昇したとき、第1、第2のトランジスタ4、5で構成されるカレントミラー回路100により信号線L2から電流を引き込み、ゲート電圧を低下させて出力MOSトランジスタ2の出力電流を制限する。また、第2の信号線L2に挿入させたダイオード8により、トランジスタ4のベース-エミッタ間電圧と同一の電圧降下を生じさせて、出力MOSトランジスタ2と電流検出用MOSトランジスタ3のゲート-ソース間電圧を等しくし、それらの動作点を一致させる。
Claim (excerpt):
負荷(1)に負荷電流を供給する出力トランジスタ(2)と、この出力トランジスタと並列接続され、制御端子が前記出力トランジスタの制御端子に接続された電流検出用トランジスタ(3)と、前記出力トランジスタと前記電流検出用トランジスタの制御端子に抵抗(7)を介して制御信号を供給する信号線(L1、L2)と、前記電流検出用トランジスタと直列接続された第1のトランジスタ(4、4a〜4c、14)と、この第1のトランジスタとともにカレントミラー回路(100、500)を構成する第2のトランジスタ(5、15)とを備え、前記カレントミラー回路は、前記電流検出用トランジスタを介して前記第1のトランジスタに流れる前記負荷電流の一部の電流に対し、所定の割合となる電流が前記第2のトランジスタにより前記信号線に流れるように構成されたものであって、前記信号線に流れる電流による前記抵抗の電圧変化にて前記制御信号の電圧レベルを変化させて、前記負荷電流を所定値に制限するようにしたことを特徴とする負荷駆動回路。
IPC (2):
H03K 17/08 ,  H03K 17/14
FI (2):
H03K 17/08 C ,  H03K 17/14
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (1)
  • 特開平2-226808

Return to Previous Page