Pat

J-GLOBAL ID：200903032362843396

半導体装置およびその製造方法

Inventor： 岸井 貞浩 ,  堀江 博 ,  有本 由弘 ,  鉾宏 真 ,  杉本 文利
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993135528
Publication number (International publication number)：1994349798
Application date： Jun. 07, 1993
Publication date： Dec. 22, 1994
Summary：

【要約】【目的】 半導体装置およびその製造方法に関し、工程が簡単で所定の量だけ研磨して平坦化することができる半導体装置とその製造方法を提供する。【構成】凹凸を有する基板1の表面の上に、ノンドープのシリコン酸化物膜、シリコン窒化物膜等の最下層の絶縁膜2を全面に堆積し、その上に、BSG膜、PSG膜、BPSG膜、SOG膜等の単数または複数の中間の絶縁膜3を、この凹部内の最下層の絶縁膜とこの中間の絶縁膜の厚さの和が実質的に凸部の高さと同じになるように堆積し、その上に、ノンドープのシリコン酸化物膜、シリコン窒化物膜等の最上層の絶縁膜4を堆積し、この凹部内の最上層の絶縁膜と凸部の上の最下層の絶縁膜のいずれか一方または双方をストッパーとして、凸部の上に最上層の絶縁膜と中間の絶縁膜を研磨して平坦化する。

Claim (excerpt)：

凹凸を有する表面を有し、該凹凸の凹部内底面上には3層以上の絶縁膜が形成され、該凸部の上には凹部内に形成された絶縁膜の層数より1層以上少ない層数の絶縁膜が形成されており、最上層の絶縁膜が凸部の高さ以上の位置にある構成を有することを特徴とする半導体装置。

Patent cited by the Patent：

Cited by examiner (1)

• 選択平坦化ポリッシング方法
  Gazette classification：公開公報   Application number：特願平4-318904   Applicant：日本電気株式会社