半導体装置およびその作製方法

Inventor： , , ,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1996269214
Publication number (International publication number)：1998093099
Application date： Sep. 18, 1996
Publication date： Apr. 10, 1998
Summary：

【要約】【課題】短チャネル効果を抑制しつつチャネル長の短い微細な半導体装置を実現する。【解決手段】チャネル形成領域103に対してチャネル方向と概略平行に線状パターン形状またはドットパターン形状を有する不純物領域104を形成する。この不純物領域104がドレイン側空乏層の広がりを抑えてパンチスルー現象を防止し、かつ、狭チャネル効果を起こして短チャネル効果によるしきい値電圧の低下を緩和することが可能となる。

Claim (excerpt)：

絶縁性基板または絶縁層上に形成された結晶半導体を利用して形成されたソース領域、ドレイン領域およびチャネル形成領域と、前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、を少なくとも有するSOI構造で構成される絶縁ゲイト型半導体装置であって、前記チャネル形成領域はキャリアが移動する領域と、前記ドレイン領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングするために人為的かつ局部的に形成された不純物領域と、を有し、前記不純物領域にはエネルギーバンド幅(Eg)を広げる不純物元素が添加されていることを特徴とする絶縁ゲイト型半導体装置。

IPC (2)：

H01L 29/786 , H01L 27/08 331

FI (2)：

H01L 29/78 618 F , H01L 27/08 331 E

Patent cited by the Patent：

Cited by examiner (1)

SOI型半導体装置とその製造方法
Gazette classification：公開公報 Application number：特願平3-281713 Applicant：富士通株式会社

Return to Previous Page