横型電界効果トランジスタ

Inventor：
Applicant, Patent owner：
Agent (1)：山口巖
Gazette classification：公開公報
Application number (International application number)：1996086138
Publication number (International publication number)：1997283747
Application date： Apr. 09, 1996
Publication date： Oct. 31, 1997
Summary：

【要約】【課題】高耐圧を維持をしながら、オン抵抗を大幅に低減する。【解決手段】p形の第1半導体基板1の表面層にn+ ソース領域2、nオフセット領域4、n+ ドレイン領域3を形成し、n+ ソース領域2とnオフセット領域4とに挟まれた第1半導体基板1上にゲート絶縁膜5を介してゲート電極6が形成され、第1横型電界効果トランジスタユニットとし、この第1横型電界効果トランジスタ上に層間絶縁膜7を形成し、この層間絶縁膜7上にp形の第2半導体基板11を形成し、この第2半導体基板11の表面層にn+ ソース領域12、nオフセット領域14、n+ ドレイン領域13およびゲート電極16が形成され、第2横型電界効果トランジスタユニットとし、n+ ソース領域12、n+ ソース領域2がソース電極21で接続され、n+ ドレイン領域13とn+ ドレイン領域3とドレイン電極22で接続される。

Claim (excerpt)：

半導体基板に選択的に形成されたソース領域およびドレイン領域と、ソース領域とドレイン領域とに挟まれた半導体基板の表面上にゲート絶縁膜を介して形成されるゲート電極とを有する横型電界効果トランジスタにおいて、第1導電形の第1半導体基板に選択的に形成された第2導電形の第1ソース領域および第2導電形の第1ドレイン領域と、第1ソース領域と第1ドレイン領域とに挟まれた第1半導体基板の表面上に第1ゲート絶縁膜を介して形成される第1ゲート電極とを有する第1横型電界効果トランジスタユニットと、該第1横型電界効果トランジスタユニット上に層間膜が形成され、該層間膜上に第1導電形の単結晶で第2半導体基板が形成され、第2半導体基板に選択的に形成された第2導電形の第2ソース領域および第2導電形の第2ドレイン領域と、第2ソース領域と第2ドレイン領域とに挟まれた第2半導体基板の表面上に第2ゲート絶縁膜を介して形成された第2ゲート電極とを有する第2横型電界効果トランジスタユニットとを具備し、第1ソース領域と第2ソース領域とが導電体で接続され、第1ドレイン領域と第2ドレイン領域とが導電体で接続され、且つ、第1ゲート電極と第2ゲート電極とが導電体で接続されることを特徴とする横型電界効果トランジスタ。

IPC (3)：

H01L 29/78 , H01L 27/08 331 , H01L 29/786

FI (4)：

H01L 29/78 301 W , H01L 27/08 331 E , H01L 29/78 301 S , H01L 29/78 613 Z

Patent cited by the Patent：

Cited by examiner (3)

特開平4-003455
特開平4-018762
薄膜トランジスタ及びその製造方法
Gazette classification：公開公報 Application number：特願平6-071269 Applicant：ゴールドスターエレグトロンカンパニーリミテッド

Return to Previous Page