Pat
J-GLOBAL ID：200903033331633497

半導体集積回路装置の製造方法および半導体集積回路装置

Inventor：
山本 直樹

About 山本 直樹

, 
田辺 義和

About 田辺 義和


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1999158089
Publication number (International publication number)：2000349285
Application date： Jun. 04, 1999
Publication date： Dec. 15, 2000
Summary：
【要約】【課題】 二酸化シリコン換算膜厚が5nm未満の極薄ゲート絶縁膜上にメタルゲート電極を形成したMISFETにおいて、メタルゲート電極を酸化させることなくゲート絶縁膜の欠陥を修復する。【解決手段】 単結晶シリコン基板1の主面上に形成した二酸化シリコン換算膜厚が5nm未満のゲート絶縁膜9A上にゲート電極材料であるW膜11Aを形成した後、水分/水素分圧比がW膜11Aを実質的に酸化せず、シリコンを酸化するような割合に設定された水分+水素混合ガス雰囲気中でシリコン基板1を熱処理することにより、W膜11A直下のゲート絶縁膜9Aの欠陥を修復する。
Claim (excerpt)：
以下の工程からなる半導体集積回路装置の製造方法;(a)二酸化シリコン換算膜厚が5nm未満の膜厚を有し、酸化シリコンを主要な成分とする単一絶縁膜またはそれと他の絶縁膜とを含む複合絶縁膜からなるゲート絶縁膜を、ウエハの第1の主面上のシリコン表面に形成する工程、(b)前記ゲート絶縁膜上に、多結晶シリコンを主要な構成要素とする中間層を介することなく、高融点金属を主要な成分とするメタル膜を形成した後、前記メタル膜をパターニングしてメタルゲート電極を形成する工程、(c)水分/水素分圧比が前記高融点金属を実質的に酸化せず、シリコンを酸化するような割合に設定された水分と水素とを含むガス雰囲気中において、前記メタルゲート電極が形成された前記第1の主面に対して熱処理を行なうことによって、前記メタルゲート電極直下の前記ゲート絶縁膜中の欠陥を修復する工程。
IPC (5)：
H01L 29/78 ,  H01L 21/316 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/43
FI (4)：
H01L 29/78 301 G ,  H01L 21/316 S ,  H01L 27/08 321 D ,  H01L 29/62 G
F-Term (84)：
4M104AA01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB16 ,  4M104BB18 ,  4M104BB29 ,  4M104BB30 ,  4M104BB31 ,  4M104BB32 ,  4M104BB33 ,  4M104CC01 ,  4M104CC05 ,  4M104DD03 ,  4M104DD04 ,  4M104DD23 ,  4M104DD37 ,  4M104DD43 ,  4M104DD65 ,  4M104DD79 ,  4M104DD99 ,  4M104EE03 ,  4M104EE06 ,  4M104EE12 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104FF18 ,  4M104GG10 ,  4M104HH20 ,  5F040DA00 ,  5F040DA01 ,  5F040DB03 ,  5F040EC01 ,  5F040EC04 ,  5F040EC08 ,  5F040EC10 ,  5F040ED01 ,  5F040ED03 ,  5F040ED05 ,  5F040EF02 ,  5F040EH02 ,  5F040EK05 ,  5F040FA01 ,  5F040FA02 ,  5F040FA03 ,  5F040FA07 ,  5F040FA17 ,  5F040FA18 ,  5F040FB02 ,  5F040FB04 ,  5F040FC00 ,  5F040FC10 ,  5F040FC28 ,  5F048AA07 ,  5F048AB03 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BC06 ,  5F048BE03 ,  5F048BF07 ,  5F048BG13 ,  5F048BG14 ,  5F048DA19 ,  5F048DA20 ,  5F048DA27 ,  5F058BA01 ,  5F058BA04 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BD10 ,  5F058BF55 ,  5F058BF63 ,  5F058BF80 ,  5F058BG01 ,  5F058BG02 ,  5F058BG03 ,  5F058BG04 ,  5F058BJ01 ,  5F058BJ10
Patent cited by the Patent：
Cited by examiner (3)
  • 特開昭59-132136
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平5-236783   Applicant：株式会社東芝
  • 特開昭59-132136
Article cited by the Patent：
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM