半導体装置及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：大岩増雄
Gazette classification：公開公報
Application number (International application number)：1995333233
Publication number (International publication number)：1997172142
Application date： Dec. 21, 1995
Publication date： Jun. 30, 1997
Summary：

【要約】【課題】エピタキシャル層を形成することなしに、抵抗素子の不適当な部分にシリサイドが形成されない半導体装置およびその製造方法を得る。【解決手段】半導体基板1の一主面に形成され、それぞれが絶縁膜3、3aに囲まれる複数の露出面6に1対の端子6a、6bを含むシリサイドが形成された第1導電型の抵抗領域4と、上記半導体基板1の一主面に形成され、上記1対の端子6a、6b間に上記第1導電型の抵抗領域4との接合面を有し、絶縁膜3aに囲まれる露出面6cにシリサイドが形成された第2導電型の不純物領域7を設ける。

Claim (excerpt)：

半導体基板の一主面に形成され、それぞれが絶縁膜に囲まれる複数の露出面に1対の端子を含むシリサイドが形成された第1導電型の抵抗領域と、上記半導体基板の一主面に形成され、上記1対の端子間に上記第1導電型の抵抗領域との接合面を有し、絶縁膜に囲まれる露出面にシリサイドが形成された第2導電型の不純物領域とを備えた半導体装置。

IPC (2)：

H01L 27/04 , H01L 21/822

Patent cited by the Patent：

Cited by examiner (4)

特開平4-037163
特開平4-067666
特開平2-299261

Show all

Return to Previous Page