Pat

J-GLOBAL ID：200903034051170064

電界効果トランジスタおよびその製造方法

Inventor： 加藤 武彦 ,  大田 一樹 ,  宮本 広信 ,  岩田 直高 ,  葛原 正明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 金田 暢之 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000060511
Publication number (International publication number)：2001250939
Application date： Mar. 06, 2000
Publication date： Sep. 14, 2001
Summary：

【要約】【課題】 JFETの耐圧特性を向上させ、またJFETの安定動作を実現する。【解決手段】 半絶縁性化合物半導体基板上に、バッファ層と、第1導電型のエピタキシャル成長層からなるチャネル層(例InGaAs)を含む活性層と、該活性層上又は側面に形成された第1導電型のコンタクト層を介して形成されるソース・ドレイン電極と、第2導電型のエピタキシャル成長層からなるゲート層(例p+GaAs)及び該ゲート層上に形成されるゲート電極とを有する電界効果トランジスタであって、前記第2導電型のゲート層とチャネル層との間に前記ゲート層からチャネル層に至る価電子帯エネルギーを急激に下げる半導体層(例InGaP)を有することを特徴とする。

Claim (excerpt)：

半絶縁性化合物半導体基板上に、バッファ層と、第1導電型のエピタキシャル成長層からなるチャネル層を含む活性層と、該活性層上又は側面に形成された第1導電型のコンタクト層を介して形成されるソース・ドレイン電極と、第2導電型のエピタキシャル成長層からなるゲート層及び該ゲート層上に形成されるゲート電極とを有する電界効果トランジスタであって、前記第2導電型のゲート層とチャネル層との間に前記ゲート層からチャネル層に至る価電子帯エネルギーを急激に下げる半導体層を有することを特徴とする電界効果トランジスタ。

IPC (3)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

F-Term (31)：

5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD04 ,  5F102GJ05 ,  5F102GK05 ,  5F102GK06 ,  5F102GL04 ,  5F102GL05 ,  5F102GM04 ,  5F102GM05 ,  5F102GM06 ,  5F102GM08 ,  5F102GM09 ,  5F102GM10 ,  5F102GN04 ,  5F102GN05 ,  5F102GN06 ,  5F102GN08 ,  5F102GN10 ,  5F102GQ03 ,  5F102GR04 ,  5F102GR08 ,  5F102GR10 ,  5F102GS03 ,  5F102HA13 ,  5F102HC00 ,  5F102HC01 ,  5F102HC02 ,  5F102HC19

Patent cited by the Patent：

Cited by examiner (2)

• 半導体素子およびその製造方法ならびに電力増幅器および無線通信装置
  Gazette classification：公開公報   Application number：特願平11-158164   Applicant：ソニー株式会社
• 特開昭62-211963