Pat
J-GLOBAL ID:200903034092030200

絶縁ゲートバイポーラトランジスタを備えた半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 山田 稔
Gazette classification:公開公報
Application number (International application number):1996136801
Publication number (International publication number):1997321290
Application date: May. 30, 1996
Publication date: Dec. 12, 1997
Summary:
【要約】【課題】 ラッチアップ耐量が高く、常態時には低オン電圧で動作する絶縁ゲートバイポーラトランジスタを備えた半導体装置を提供すること。【解決手段】 IGBT半導体構造は、伝導度変調層4の表面に形成されたp+型の深いウェル状の主エミッタ領域7aと、主エミッタ領域7aのウェル端の表面側浅部の外側に隣接して形成されたp型の外接エミッタ領域7bと、外接エミッタ領域7bの表面に形成された浅いn型のソース領域9Aと、主エミッタ領域7aの表面でn型のソース領域9Aに接続して形成されたn+ 型のソース・コンタクト領域9Bとを有しており、n+ 型ソース層9を、限定された規模の低濃度のソース領域9Aと、エミッタ電極8とオーミック接触する高濃度のソース・コンタクト領域9Bに分割したものである。ソース領域9Aが低濃度のn型となっているため、電流増幅率hFEが低くなり、ラッチアップ耐量が向上する。n型のソース領域9Aにはn+ 型のソース・コンタクト領域9Bが付帯接続しているので、コンタクト抵抗は殆ど高くならず、低オン電圧を維持できる。
Claim (excerpt):
裏面にコレクタ電極が形成された第1導電型のコレクタ層、このコレクタ層の上に積層された第2導電型のバッファ層、このバッファ層の上に形成された第2導電型の伝導度変調層、この伝導度変調層の表面にウェル状に形成された第1導電型のエミッタ層、このエミッタ層の表面でウェル端側に形成されたウェル状の第2導電型のソース層、このソース層及び前記伝導度変調層の上に跨がりゲート絶縁膜を介して形成されたゲート電極、前記エミッタ層及び前記ソース層の双方にオーミック接触するエミッタ電極を有する絶縁ゲートバイポーラトランジスタを備えた半導体装置において、前記第2導電型のソース層は、前記エミッタ層のウェル端側に形成された第2導電型のソース領域と、これに連続しており、前記エミッタ電極にオーミック接触する高濃度で第2導電型のソース・コンタクト領域を有して成ることを特徴とする絶縁ゲートバイポーラトランジスタを備えた半導体装置。
FI (3):
H01L 29/78 652 B ,  H01L 29/78 652 L ,  H01L 29/78 655 A
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page