Pat
J-GLOBAL ID：200903034225725141

伝送線における容量結合を減少させるための交互配置インバータ

Inventor：
シャオナン ツァン

About シャオナン ツァン


Applicant, Patent owner：
メタフロー テクノロジーズ, インコーポレイテッド

About メタフロー テクノロジーズ, インコーポレイテッド


Agent (1)： 小橋 一男 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997300493
Publication number (International publication number)：1998293636
Application date： Oct. 31, 1997
Publication date： Nov. 04, 1998
Summary：
【要約】【課題】 伝送線の容量結合を減少させる技術を提供する。【解決手段】 本発明によれば、伝送線の容量結合を減少させる方法及びシステムが提供される。複数個の平行な伝送線が存在する場合に、その伝送線の最初の半分(1つおきのもの)はそれらの駆動点において反転され、且つ、伝送線に沿った半分の位置に配置されたインバータを使用して、それらの駆動点とそれらの受信点との間の半分の点において再度反転される。該伝送線の残りの半分は該半分の点において反転され且つそれらの受信点において再度反転される。その際に、1つおきの複数個の伝送線は伝送線における任意の点において反転され、伝送線全体にわたっての容量結合を自己相殺させ、クロストークを減少させ且つ上昇時間を高速化させる。
Claim (excerpt)：
モノリシック半導体チップの少なくとも片側に配置させた回路において、第一点と第二点との間に結合されている複数個の伝送線が設けられており、前記複数個の伝送線は第一組と第二組とを有しており、前記第一組は前記第一点と第二点との間に導体を有しており、前記第二組は第一インバータと、前記第一点と前記第一インバータとの間に結合されている第一導体と、第二導体と、前記第一インバータと前記第二インバータとの間に結合されている第二導体とを有している、ことを特徴とする回路。
IPC (4)：
G06F 3/00 ,  H03K 19/0175 ,  H04B 3/32 ,  H04L 25/02
FI (5)：
G06F 3/00 X ,  H04B 3/32 ,  H04L 25/02 G ,  H04L 25/02 J ,  H03K 19/00 101 Z
Patent cited by the Patent：
Cited by applicant (3)
  • 半導体回路
    Gazette classification：公開公報   Application number：特願平7-138298   Applicant：富士通株式会社
  • 半導体集積回路
    Gazette classification：公開公報   Application number：特願平6-236447   Applicant：株式会社日立製作所
  • 特開平4-213887
Cited by examiner (3)
  • 半導体回路
    Gazette classification：公開公報   Application number：特願平7-138298   Applicant：富士通株式会社
  • 半導体集積回路
    Gazette classification：公開公報   Application number：特願平6-236447   Applicant：株式会社日立製作所
  • 特開平4-213887

Return to Previous Page

TOP

BOTTOM