Pat
J-GLOBAL ID:200903034271491031
短絡許容抵抗性交差点アレイ
Inventor:
,
Applicant, Patent owner:
Agent (1):
古谷 馨 (外2名)
Gazette classification:公開公報
Application number (International application number):2001274444
Publication number (International publication number):2002163886
Application date: Sep. 11, 2001
Publication date: Jun. 07, 2002
Summary:
【要約】【課題】抵抗性セル交差点メモリアレイにおいて短絡したSDT接合素子に関連した問題を克服すること。【解決手段】テ ゙ータ記憶装置(8)は、メモリセル(12)の抵抗性交差点アレイ(10)を含む。各メモリセル(12)は、メモリ素子(50)、及びそのメモリ素子(50)に直列に接続された抵抗素子(56)を含む。抵抗素子(56)は、読み取り操作中、短絡したメモリ素子を流れる回り込み電流を実質的に減衰させる。テ ゙ータ記憶装置(8)は、磁気ランタ ゙ムアクセスメモリ(「MRAM」)とすることができる。
Claim (excerpt):
データ記憶装置(8)であって、それぞれ、メモリ素子(50)を含むメモリセル(12)からなる抵抗性交差点アレイ(10)と、前記メモリ素子(50)と直列に接続された線形抵抗素子(56)とを含む、データ記憶装置。
IPC (5):
G11C 11/15
, G11C 11/14
, H01L 27/10 451
, H01L 27/105
, H01L 43/08
FI (5):
G11C 11/15
, G11C 11/14 A
, H01L 27/10 451
, H01L 43/08 Z
, H01L 27/10 447
F-Term (4):
5F083FZ07
, 5F083FZ10
, 5F083LA12
, 5F083LA16
Patent cited by the Patent:
Return to Previous Page