Pat
J-GLOBAL ID：200903034281941680
半導体装置の製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
安富 耕二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997359749
Publication number (International publication number)：1999191561
Application date： Dec. 26, 1997
Publication date： Jul. 13, 1999
Summary：
【要約】【課題】 実装したときの有効面積率を向上し且つ半田フィレットの形成が良好な半導体装置の製造方法を提供する。【解決手段】 少なくともアイランド33とリード端子34を有するリードフレーム30を準備する。リードフレーム30の枠体部32にはあらかじめ合わせマーク37を形成する。半導体チップ39ダイボンド、ワイヤボンドし、全ての半導体チップ39を共通に樹脂41でモールドする。裏面側からV字型あるいはU字型のスリット孔42aを形成し、リード端子34の表面の一部を露出する。露出表面に金属メッキ層45を形成した後、枠体32の合わせマーク37を利用して、半導体チップ39の周囲を囲むように樹脂41を切断して、個々の半導体装置に分割する。
Claim (excerpt)：
半導体チップを固着する為のアイランドと、該アイランドに先端を近接する複数本のリード端子とを有するリードフレームを準備する工程と、前記アイランドの上に半導体チップを固着し、前記半導体チップの電極と前記リード端子とを電気的に接続する工程と、前記半導体チップを含めて、複数の半導体チップを絶縁樹脂層で封止する工程と、前記リード端子の裏面側の少なくとも一部に、断面側壁が傾斜したスリット孔を形成する工程と、前記スリット孔の側壁の表面に金属メッキ層を施す工程と、前記金属メッキ層を残すようにして、前記リード端子を切断する工程と、を具備することを特徴とする半導体装置の製造方法。
Patent cited by the Patent：
Cited by applicant (1)
Cited by examiner (1)
Return to Previous Page
