Pat

J-GLOBAL ID：200903034578458775

半導体基板の処理方法、半導体装置の製造方法、及びZnO基板

Inventor： 加藤 裕幸 ,  佐野 道宏 ,  小谷 泰司
Applicant, Patent owner： スタンレー電気株式会社
Agent (2)： 高橋 敬四郎 ,  来山 幹雄
Gazette classification：公開公報
Application number (International application number)：2006296847
Publication number (International publication number)：2008117799
Application date： Oct. 31, 2006
Publication date： May. 22, 2008
Summary：

【課題】 結晶面の区別が容易で、かつ結晶性のよいZnO基板を得るために用いることができる半導体基板の処理方法を提供する。【解決手段】 半導体基板の処理方法は、(a)表面が鏡面研磨され、裏面が鏡面研磨されていない半導体基板を準備する工程と、(b)裏面をエッチングして、該裏面の粗さを減少させるとともに、半導体基板の反りを減少させる工程とを有する。【選択図】 図2

Claim (excerpt)：

(a)表面が鏡面研磨され、裏面が鏡面研磨されていない半導体基板を準備する工程と、 (b)前記裏面をエッチングして、該裏面の粗さを減少させるとともに、前記半導体基板の反りを減少させる工程と を有する半導体基板の処理方法。

IPC (2)：

H01L 33/00 ,  H01L 21/306

FI (2)：

H01L33/00 D ,  H01L21/306 B

F-Term (10)：

5F041AA31 ,  5F041CA05 ,  5F041CA41 ,  5F041CA66 ,  5F041CA74 ,  5F041CA85 ,  5F041CA87 ,  5F043AA05 ,  5F043BB12 ,  5F043FF07

Patent cited by the Patent：

Cited by applicant (1)

• 半導体装置および半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2004-001240   Applicant：スタンレー電気株式会社, 八百隆文