Pat
J-GLOBAL ID:200903034873403982

素子内蔵多層配線基板およびその製造方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1998118214
Publication number (International publication number):1999312868
Application date: Apr. 28, 1998
Publication date: Nov. 09, 1999
Summary:
【要約】【課題】基板の小型化と、素子の実装密度を高めることのできる素子内蔵多層配線基板とその製造方法を提供する。【解決手段】金属粉末を充填してなるビアホール導体1および/または金属箔等からなる配線回路層2が形成された未硬化状態の熱硬化性樹脂を含む複数の絶縁層3a〜3dを作製した後、これらの絶縁層間に、絶縁層3a〜3d中の熱硬化性樹脂の硬化温度よりも高いガラス転移点を有し、その表面に、テープキャリアパッケージ等の電気素子8を搭載してなる樹脂フィルム5を積層して一体化した後、この積層物を熱硬化性樹脂の硬化温度に加熱する。
Claim (excerpt):
少なくとも熱硬化性樹脂を含む複数の絶縁層を積層してなる絶縁基板と、該絶縁基板の表面および内部に形成された配線回路層と、前記配線回路層間を電気的に接続するためのビアホール導体を具備する多層配線基板において、前記絶縁層間に、電気素子が搭載された樹脂フィルムを積層してなるとともに、前記樹脂フィルムのガラス転移点が、前記絶縁層の熱硬化温度よりも高いことを特徴とする素子内蔵多層配線基板。
Patent cited by the Patent:
Cited by examiner (2)
  • 印刷配線板
    Gazette classification:公開公報   Application number:特願平4-195771   Applicant:日本電気株式会社
  • 特開平4-267588

Return to Previous Page