半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (4)：棚井澄雄 , 高橋詔男 , 大房直樹 , 大浪一徳
Gazette classification：公開公報
Application number (International application number)：2007150284
Publication number (International publication number)：2008305896
Application date： Jun. 06, 2007
Publication date： Dec. 18, 2008
Summary：

【課題】3次元トランジスタでメモリセルを構成する際に問題となるチャネル部のフローティングを防止でき、高集積化可能な半導体装置及びその製造方法を提供することを目的とする。【解決手段】第1基柱2にチャネル部5と、チャネル部5の上下に形成された拡散層6,7と、チャネル部5の周りにゲート絶縁膜を介して形成されたゲート電極8とを備えた3次元トランジスタ1が、導電型の第2基柱3を囲むようにウェル領域上に複数配置され、複数個の3次元トランジスタ1が1つの第2基柱3を共有して、各々のチャネル部5がチャネル連結部4によって第2基柱3に接続されていることを特徴とする。また、6個からなる3次元トランジスタ1が、1個の第2基柱3を共有することができる。【選択図】図2

Claim (excerpt)：

第1基柱にチャネル部と、前記チャネル部の上下に形成された拡散層と、前記チャネル部の周りにゲート絶縁膜を介して形成されたゲート電極とを備えた3次元トランジスタが、導電型の第2基柱を囲むようにウェル領域上に複数配置され、複数個の前記3次元トランジスタが1つの前記第2基柱を共有して、各々の前記チャネル部がチャネル連結部によって前記第2基柱に接続されていることを特徴とする半導体装置。

IPC (6)：

H01L 29/786 , H01L 29/78 , H01L 21/824 , H01L 27/11 , H01L 21/823 , H01L 27/088

FI (8)：

H01L29/78 626B , H01L29/78 626Z , H01L29/78 626A , H01L29/78 653B , H01L29/78 652S , H01L29/78 613B , H01L27/10 381 , H01L27/08 102E

F-Term (37)：

5F048AA01 , 5F048AB01 , 5F048AC01 , 5F048AC03 , 5F048BB01 , 5F048BC01 , 5F048BD07 , 5F048BF18 , 5F048BF19 , 5F048BG11 , 5F048BG13 , 5F048BH03 , 5F048CB07 , 5F083AD06 , 5F083BS02 , 5F083BS14 , 5F083BS26 , 5F083BS46 , 5F083LA01 , 5F083LA12 , 5F083LA16 , 5F083LA17 , 5F083LA18 , 5F083LA21 , 5F110AA15 , 5F110BB04 , 5F110BB07 , 5F110CC09 , 5F110DD05 , 5F110EE24 , 5F110EE29 , 5F110GG02 , 5F110GG12 , 5F110GG22 , 5F110GG23 , 5F110GG60 , 5F110HM15

Patent cited by the Patent：

Cited by applicant (4)

電界効果トランジスタおよびこれを用いたダイナミック型半導体記憶装置
Gazette classification：公開公報 Application number：特願平3-320383 Applicant：株式会社東芝
特許第294103号公報
米国特許6150687号明細書

Show all

Return to Previous Page