Pat

J-GLOBAL ID：200903035124830200

半導体装置の製造方法

Inventor： 橋本 浩一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1993336965
Publication number (International publication number)：1995201809
Application date： Dec. 28, 1993
Publication date： Aug. 04, 1995
Summary：

【要約】【目的】絶縁膜のパターニング工程を含む半導体装置の製造方法に関し、絶縁膜のパターニングの際の寸法変換差のバラツキを小さくすること。【構成】パターン密度の高い領域に形成された第一のレジストパターン4と、パターン密度の低い領域に形成された第二のレジストパターン5とを絶縁膜3の上に形成する工程と、側壁への中性種の付着を妨げながら、前記第一のレジストパターン4と前記第二のレジストパターン5をマスクにして前記絶縁膜3をエッチングすることにより前記絶縁膜3をパターニングし、前記第一のレジストパターン4の下に存在する前記絶縁膜3のパターンの寸法変換差と前記第二のレジストパターン5の下に存在する前記絶縁膜3のパターンの寸法変換差との違いを最小パターン幅の10%以下に抑制する工程を含む。

Claim (excerpt)：

パターン密度の高い領域に形成された第一のレジストパターン(4)と、パターン密度の低い領域に形成された第二のレジストパターン(5)とを絶縁膜(3)の上に形成する工程と、側壁への中性種の付着を妨げながら、前記第一のレジストパターン(4)と前記第二のレジストパターン(5)をマスクにして前記絶縁膜(3)をエッチングすることにより前記絶縁膜(3)をパターニングし、前記第一のレジストパターン(4)の下に存在する前記絶縁膜(3)のパターンの寸法変換差と前記第二のレジストパターン(5)の下に存在する前記絶縁膜(3)のパターンの寸法変換差との違いを最小パターン幅の10%以下に抑制する工程を有することを特徴とする半導体装置の製造方法。

Patent cited by the Patent：

Cited by examiner (3)

• 微細パターン形成方法
  Gazette classification：公開公報   Application number：特願平4-037773   Applicant：シャープ株式会社
• 特開平3-296217
  
• 特開昭61-296738