Pat
J-GLOBAL ID：200903035193632444

半導体製造装置

Inventor：
小柳 賢一

About 小柳 賢一


Applicant, Patent owner：
エルピーダメモリ株式会社

About エルピーダメモリ株式会社


Agent (1)： 川口 眞輝
Gazette classification：公開公報
Application number (International application number)：2005250361
Publication number (International publication number)：2007067119
Application date： Aug. 30, 2005
Publication date： Mar. 15, 2007
Summary：
【課題】炉体を用いたバッチ式成膜装置で、多孔ノズルを用いて原料ガスを供給するALD成膜ではノズル内のガス置換が不十分となり原料が残留する結果、パーティクルの発生や膜厚の面内均一性が悪化する問題を回避する半導体製造装置を提供する。【解決手段】ノズル106の先端を閉塞させずに、配管132およびバルブ133を介して真空ポンプに接続するようにした。反応室102とは独立してノズル106内の真空排気、パージを容易にできるので原料の置換効率が向上し、原料の残留を防止することができる。【選択図】図1
Claim (excerpt)：
上下方向に離間配設された複数の半導体基板に近接するノズルを備え、前記ノズルは前記半導体基板の位置に対応する小孔を有し、前記小孔から原料ガスを噴出させ、前記半導体基板表面に薄膜を成膜する半導体製造装置において、 前記ノズルの先端は配管に接続され、前記配管を通して前記ノズル内の原料ガスを真空排気する機構を有することを特徴とする半導体製造装置。
IPC (1)：
H01L 21/31
FI (1)：
H01L21/31 B
F-Term (9)：
5F045AA15 ,  5F045AB31 ,  5F045AC00 ,  5F045AC08 ,  5F045AC15 ,  5F045BB10 ,  5F045DP19 ,  5F045DQ05 ,  5F045EF00
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM