Pat
J-GLOBAL ID:200903035294823534
トレンチゲート型MOSFETの製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):2000195174
Publication number (International publication number):2002016080
Application date: Jun. 28, 2000
Publication date: Jan. 18, 2002
Summary:
【要約】【課題】 トレンチゲート型MOSFETのチャネルリークを防止する。【解決手段】 まず、イオン注入及び熱拡散によりソース拡散層を形成する。次に、RIEにより、トレンチゲートのためのトレンチを形成した後、犠牲酸化及びゲート酸化を行う。この時点で、ベース拡散層のためのイオン注入は、まだ、行われていない。次に、ポリシリコン膜の形成及びエッチバックにより、トレンチゲートを形成する。次に、層間絶縁膜を形成し、さらに、レジストをマスクにして、層間絶縁膜にトレンチを形成する。続けて、同一のレジストをマスクにして、イオン注入を行い、さらに、熱拡散により、ベース拡散層を形成する。次に、トレンチコンタクトを形成し、ベースコンタクト層を形成する。
Claim (excerpt):
第1導電型の半導体層の表面領域に第1導電型の第1不純物拡散層を形成する工程と、前記半導体層内に前記第1不純物拡散層を突き抜ける第1トレンチを形成する工程と、前記第1トレンチの内面上にゲート酸化膜を形成する工程と、前記第1トレンチ内にゲート電極を形成する工程と、前記第1トレンチの側面を含む前記半導体層内に第2導電型の第2不純物拡散層を形成する工程と、前記半導体層内に、少なくとも側面に前記第1不純物拡散層が露出し、かつ、少なくとも底面に前記第2不純物拡散層が露出する第2トレンチを形成する工程と、前記第2トレンチ内に導電膜を形成する工程とを具備することを特徴とするトレンチゲート型MOSFETの製造方法。
IPC (4):
H01L 21/336
, H01L 29/78 652
, H01L 29/78
, H01L 29/78 653
FI (5):
H01L 29/78 652 M
, H01L 29/78 652 C
, H01L 29/78 652 N
, H01L 29/78 653 A
, H01L 29/78 658 A
Patent cited by the Patent:
Cited by examiner (4)
-
特開平4-017371
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平7-169125
Applicant:日本電気株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平9-132361
Applicant:日産自動車株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平10-164533
Applicant:日産自動車株式会社
Show all
Return to Previous Page