Pat

J-GLOBAL ID：200903035502302730

半導体装置の製造方法

Inventor： 上野 尚範
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997350314
Publication number (International publication number)：1999186230
Application date： Dec. 19, 1997
Publication date： Jul. 09, 1999
Summary：

【要約】【課題】フォトリソグラフィ技術の解像限界よりも小さなパターン転写が容易にできる半導体装置の製造方法を提供する。【解決手段】半導体基板上に下地材料膜と所定のパターンを有するレジストマスクとを形成する工程と、プラズマ・デポジションにより前記レジストマスクの上面部と側面部とに選択的に堆積物を形成する工程とを含む。そして、上記堆積物を形成後、上記レジストマスクと堆積物とをエッチングマスクにして上記の下地材料膜をドライエッチングする。ここで、プラズマ・デポジションおよびドライエッチングとを同一のプラズマ装置内で行う。

Claim (excerpt)：

半導体基板上に下地材料膜と所定のパターンを有するレジストマスクとをこの順に形成する工程と、プラズマ・デポジションにより前記レジストマスクの上面部と側面部とに選択的に堆積物を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/3065 ,  H01L 21/28 ,  H01L 21/768

FI (3)：

H01L 21/302 J ,  H01L 21/28 L ,  H01L 21/90 C

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-061333
  
• 特開昭62-259445
  
• テーパエッチング方法
  Gazette classification：公開公報   Application number：特願平4-188115   Applicant：川崎製鉄株式会社