Pat
J-GLOBAL ID:200903035724601751

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 尾身 祐助
Gazette classification:公開公報
Application number (International application number):1995224539
Publication number (International publication number):1997055429
Application date: Aug. 10, 1995
Publication date: Feb. 25, 1997
Summary:
【要約】【目的】 層間絶縁膜を低誘電率化して配線間容量を低減させた多層配線構造を少ない工程数で製造できるようにする。【構成】 下地Al配線14が形成された半導体基板1上にシリコン酸化膜3を形成し、その上に低誘電率樹脂膜8、低感度の第1のフォトレジスト膜9を形成し、露光する〔図6(a)〕。次に、高感度な第2のフォトレジスト膜10を形成し、露光する〔図6(b)〕。第1、第2のフォトレジスト膜を同時に現像し、縦接続孔パターンと配線溝パターンを形成する。ドライエッチングにより、フォトレジストを除去するとともにフォトレジストのパターンを樹脂膜8に転写する。シリコン酸化膜を選択的にエッチングして縦接続孔3aを形成する〔図6(c)〕。Cuの堆積と樹脂膜上のCuの研磨除去により、縦接続配線12と溝埋め込みCu配線13を形成する〔図6(d)〕。
Claim (excerpt):
半導体基板上に、第1の開口部が開孔された第1の感光性樹脂膜が形成され、該第1の感光性樹脂膜上に、該第1の感光性樹脂膜よりも高感度の材料からなり、前記第1の開口部に連なる第2の開口部が開孔された第2の感光性樹脂膜が形成され、前記第1および第2の開口部が導電性材料により充填されていることを特徴とする半導体装置。
IPC (5):
H01L 21/768 ,  H01L 21/027 ,  H01L 21/3065 ,  H01L 21/312 ,  H01L 21/3205
FI (7):
H01L 21/90 A ,  H01L 21/312 M ,  H01L 21/30 573 ,  H01L 21/302 L ,  H01L 21/88 B ,  H01L 21/90 S ,  H01L 21/90 K
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page