半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：秋田収喜
Gazette classification：公開公報
Application number (International application number)：1997030090
Publication number (International publication number)：1998229085
Application date： Feb. 14, 1997
Publication date： Aug. 25, 1998
Summary：

【要約】【課題】 CMP研磨時のディッシングによるパッド配線の平坦性の劣化を低減する。また、半導体素子のテストを確実にする。【解決手段】ダマシン法により半導体素子上に設けられた幅の広い配線、もしくはその上に多層配線構造からなるパッドもしくはTEGのパッドを有する半導体装置もしくは半導体ウエーハにおいて、前記配線もしくは各配線目の平面領域にスリットが設けられている。また、半導体素子上に設けられた配線の上にダマシン法により多層配線構造のパッドを形成する工程を備えた半導体装置の製造方法において、前記ダマシン法におけるCMPを行う前に前記多層配線構造の各配線層の平面領域にスリットを形成する工程と、該平面領域にスリットが形成された状態のものをCMPして平坦化して順次積層する工程を具備したものである。

Claim (excerpt)：

ダマシン法により半導体素子上に設けられた幅の広い配線もしくはその配線の上に多層配線構造からなるパッドを有する半導体装置において、前記配線もしくは多層配線構造の各配線層の平面領域にスリットが設けられていることを特徴とする半導体装置。

IPC (2)：

H01L 21/3205 , H01L 21/304 321

FI (2)：

H01L 21/88 Z , H01L 21/304 321 S

Patent cited by the Patent：

Cited by applicant (3)

半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平5-107805 Applicant：日本電気株式会社
特開昭63-244858
特開平3-001538

Return to Previous Page