Pat
J-GLOBAL ID：200903035960244994

マイクロプロセッサ

Inventor：
橋本 幹生

About 橋本 幹生

, 
斉藤 健

About 斉藤 健

, 
寺本 圭一

About 寺本 圭一


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 三好 秀和 (外7名)
Gazette classification：公開公報
Application number (International application number)：2000035898
Publication number (International publication number)：2001230770
Application date： Feb. 14, 2000
Publication date： Aug. 24, 2001
Summary：
【要約】【課題】 実行プログラムの不正な書き換えを確実に防止することのできるマイクロプロセッサを提供する。【解決手段】 マイクロプロセッサは、外部へ読み出し不可能な固有の秘密鍵を内部に保持し、この秘密鍵に対応する固有の公開鍵であらかじめ暗号化された内容を復号化する。マイクロプロセッサのバスインターフェイスユニットは、仮想アドレスを物理アドレスに変換するアドレス変換手段と、マイクロプロセッサ外部のメモリから指定された物理アドレスに対応する内容を読み出すメモリ読み出し手段とを含む。命令TLBは、アドレス変換規則と、各々が仮想アドレスで指定された範囲の暗号化属性情報を有する1以上のエントリとを含むテーブルを格納する。復号化処理部は、暗号化属性情報が、仮想アドレスで指定された範囲が暗号化されていることを示す場合に、対応する内容をメモリ読み出し手段を介して外部メモリから読み出し、復号化する。
Claim (excerpt)：
外部へ読み出すことのできない固有の秘密鍵を内部に保持し、この秘密鍵に対応する公開鍵によってあらかじめ暗号化された内容を復号化する1チップまたは1パッケージのマイクロプロセッサであって、仮想アドレスを物理アドレスに変換するアドレス変換手段と、前記アドレス変換手段による仮想アドレスから物理アドレスへの変換規則と、各々が前記仮想アドレスで指定された範囲の暗号化属性情報を有する1以上のエントリとを含むテーブルを格納する第1の記憶手段と、マイクロプロセッサ外部のメモリから、変換された物理アドレスに対応する内容を読み出すメモリ読み出し手段と、前記テーブルのエントリに含まれる前記暗号化属性情報が、当該仮想アドレスで指定された範囲が暗号化されていることを示す場合に、前記外部のメモリに記録された前記内容を、前記メモリ読み出し手段を介して読み出し、読み出した内容を前記秘密鍵によって復号化する復号化手段と、前記復号化された内容を一時的に記憶する第2の記憶手段と、前記第2の記憶手段に記憶された内容を逐次解釈する命令デコード手段とを具備したことを特徴とするマイクロプロセッサ。
IPC (2)：
H04L 9/10 ,  G09C 1/00 620
FI (2)：
G09C 1/00 620 Z ,  H04L 9/00 621 A
F-Term (15)：
5J104AA12 ,  5J104JA21 ,  5J104KA06 ,  5J104MA01 ,  5J104NA02 ,  5J104NA03 ,  5J104NA12 ,  5J104NA22 ,  5J104NA24 ,  5J104NA27 ,  5J104PA07 ,  9A001BB03 ,  9A001BB04 ,  9A001EE03 ,  9A001LL03
Patent cited by the Patent：
Cited by applicant (9)
Show all
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM