Pat

J-GLOBAL ID：200903036076587434

半導体集積回路

Inventor： 黒川 敦 ,  藤田 浩志 ,  伊部 哲也 ,  大谷 一幸
Applicant, Patent owner： 三洋電機株式会社 ,  三洋半導体株式会社
Agent (1)： 須藤 克彦
Gazette classification：公開公報
Application number (International application number)：2007078601
Publication number (International publication number)：2008243896
Application date： Mar. 26, 2007
Publication date： Oct. 09, 2008
Summary：

【課題】最小限のコストで電源抵抗の抵抗値とデカップリング容量の容量値を変更することを可能にした半導体集積回路を提供する。【解決手段】図6(A)の構造において、ポリシリコン層PLの左端上、右端上、中間点上に、ポリシリコン層PLと接触した3層のメタル積層部がそれぞれ形成される。ポリシリコン層PLの中間点上のメタル積層部の第3メタル層M3上にビアコンタクト部が形成され、第4メタル層からなる電源線9がこのビアコンタクト部に接して形成される。これにより、ポリシリコン層PLのほぼ半分が電源抵抗Rとして電源線9に挿入される。図6(B)の構造において、ポリシリコン層PLの左端上のメタル積層部の第3メタル層M3上にビアコンタクト部が形成され、その上に第4メタル層からなる電源線9がビアコンタクト部に接して形成される。これにより、ポリシリコン層PLのほぼ全部が電源抵抗Rとして電源線9に挿入される。【選択図】図6

Claim (excerpt)：

電源線と、前記電源線から電源電位の供給を受ける回路と、前記電源線に挿入された電源抵抗とを備え、前記電源線は前記電源抵抗上に形成され、前記電源抵抗と前記電源線とを接続するビアコンタクトの位置をビア形成用のマスクにより変更することを特徴とする半導体集積回路。

IPC (2)：

H01L 21/822 ,  H01L 27/04

FI (3)：

H01L27/04 H ,  H01L27/04 V ,  H01L27/04 C

F-Term (13)：

5F038AC00 ,  5F038AC03 ,  5F038AC05 ,  5F038AR09 ,  5F038AR16 ,  5F038AV00 ,  5F038AV12 ,  5F038BB06 ,  5F038BH02 ,  5F038BH03 ,  5F038BH19 ,  5F038CD02 ,  5F038EZ20

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置
  Gazette classification：公開公報   Application number：特願2004-212654   Applicant：株式会社日立製作所, エルピーダメモリ株式会社
• 集積回路の抵抗体の抵抗値を調整する構造および方法
  Gazette classification：公開公報   Application number：特願2005-277008   Applicant：アギアシステムズインコーポレーテッド
• 半導体集積回路
  Gazette classification：公開公報   Application number：特願平3-226534   Applicant：三菱電機株式会社