Pat
J-GLOBAL ID:200903036246551065

半導体基板上に半導体装置を形成する方法および半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 山川 政樹
Gazette classification:公開公報
Application number (International application number):1994275512
Publication number (International publication number):1995169866
Application date: Oct. 17, 1994
Publication date: Jul. 04, 1995
Summary:
【要約】【目的】 ゲート間隔を小さくして、しかも短絡を生じないようにする。【構成】 半導体装置のゲートスタックをエッチング停止層で包み込んで接点詰物により生じる不慮の拡散接点-ゲート短絡のリスクなく下層の拡散領域へ接続する接点詰物を形成する。【効果】 その結果、ゲートスタックを互いに近づけてパターニングすることができ、それによりセルサイズを削減し、セル密度を増大することができる。
Claim (excerpt):
(a) ゲートからなるスタックを半導体基板上に形成し、(b) 第1の絶縁層を前記ゲートの露出部分上に形成し、(c) 前記スタックの周りにエッチング停止層を形成し、(d) 前記半導体基板上と前記スタックの周りに第2の絶縁層を形成し、(e) 前記スタックと隣接した前記半導体基板上の領域で第2の絶縁層に開口部を形成し、(f) 前記開口部を導電材で充填するステップからなる前記半導体基板上に半導体装置を形成する方法。
IPC (6):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 29/78
FI (3):
H01L 29/78 371 ,  H01L 21/90 D ,  H01L 29/78 301 G
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page