Pat
J-GLOBAL ID：200903036632356978

回路基板の製造方法

Inventor：
福島 基夫

About 福島 基夫

, 
森 滋

About 森 滋


Applicant, Patent owner：
信越化学工業株式会社

About 信越化学工業株式会社


Agent (1)： 小島 隆司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998094111
Publication number (International publication number)：1998326957
Application date： Mar. 23, 1998
Publication date： Dec. 08, 1998
Summary：
【要約】【課題】 安価で簡便な工程により、優れた耐熱性を持つ高導電部と絶縁部からなり、各種微小なマイクロ発熱体、バッテリー電極、太陽電池、センサー、集積回路、微小なマイクロモーター用筐体等に応用可能な優れたパターン精細度を持つ回路基板であり、電気、電子、通信分野等で広く用いることができる回路を形成した基板を工業的に有利に得る。【解決手段】 (1)基板上に形成したポリシラン膜を選択的に光照射し、その露光部にSi-O結合を表層に持つ親水化ポリシラン部の潜像パターンを形成する工程、(2)次いで、上記親水化ポリシラン部の表層にパラジウム塩を接触させ、パラジウムの吸着された潜像層を形成する工程、(3)上記潜像層に無電解メッキ液を接触させ、この潜像層上に金属画像を形成する工程を含むことを特徴とする高導電部と絶縁部とからなる回路基板の製造方法。
Claim (excerpt)：
(1)基板上に形成したポリシラン膜を選択的に光照射し、その露光部にSi-O結合を表層に持つ親水化ポリシラン部の潜像パターンを形成する工程、(2)次いで、上記親水化ポリシラン部の表層にパラジウム塩を接触させ、パラジウムの吸着された潜像層を形成する工程、(3)上記潜像層に無電解メッキ液を接触させ、この潜像層上に金属画像を形成する工程を含むことを特徴とする高導電部と絶縁部とからなる回路基板の製造方法。
IPC (3)：
H05K 3/18 ,  C09D183/04 ,  C23C 18/31
FI (3)：
H05K 3/18 C ,  C09D183/04 ,  C23C 18/31 F
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM