Pat

J-GLOBAL ID：200903036738866940

タイムスタンプ遅延制御方法及びその回路

Inventor： 佐々木 隆行 ,  佐々木 博 ,  小野 英明 ,  武智 竜一 ,  加藤 次雄
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1997285750
Publication number (International publication number)：1999122264
Application date： Oct. 17, 1997
Publication date： Apr. 30, 1999
Summary：

【要約】【課題】 本発明は、入力データを格納する容量を大幅に削減し、遅延規定時間との比較に要する時間を削減でき、遅延規定時間よりも早くデータが廃棄されることや、遅延規定時間を過ぎても廃棄されないことを防止するタイムスタンプ遅延制御方法及びその回路を提供することを目的とする。【解決手段】 複数の優先順位クラスを持つ入力データを供給され、入力データに時刻のタイムスタンプを行って優先順位クラス毎にチェーンを形成してバッファ手段に格納し、バッファ手段の各チェーンの先頭のデータのタイムスタンプから先頭のデータの遅延時間が優先順位クラスに対応して設定された遅延規定時間を超えたとき、前記先頭のデータを廃棄する。このため、データを格納する容量を大幅に削減することができ、遅延規定時間との比較に要する時間を削減でき、遅延規定時間よりも早くデータが廃棄されることや、遅延規定時間を過ぎても廃棄されないことを防止できる。

Claim (excerpt)：

複数の優先順位クラスを持つ入力データを供給され、前記入力データに時刻のタイムスタンプを行って前記優先順位クラス毎にチェーンを形成してバッファ手段に格納し、前記バッファ手段の各チェーンの先頭のデータのタイムスタンプから前記先頭のデータの遅延時間が前記優先順位クラスに対応して設定された遅延規定時間を超えたとき、前記先頭のデータを廃棄することを特徴とするタイムスタンプ遅延制御方法。

IPC (3)：

H04L 12/28 ,  H04L 7/00 ,  H04Q 3/00

FI (3)：

H04L 11/20 G ,  H04L 7/00 A ,  H04Q 3/00

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-225261
  
• セル遅延付加回路
  Gazette classification：公開公報   Application number：特願平4-183985   Applicant：松下電器産業株式会社, 国際電信電話株式会社
• 特開平1-225261