Pat

J-GLOBAL ID：200903036886678070

半導体装置の製造方法

Inventor： 河野 隆司 ,  朝倉 幹雄 ,  日高 秀人 ,  安田 憲一
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 宮田 金雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995312410
Publication number (International publication number)：1997153595
Application date： Nov. 30, 1995
Publication date： Jun. 10, 1997
Summary：

【要約】【課題】 ヒューズ部を不慮に断線させないためにヒューズ部上に保護膜を形成する場合は、保護膜形成のための製造工程が必要になる。【解決手段】 層間絶縁膜230 を選択的にエッチング除去することにより、円筒型キャパシタ125a、125bのセルプレート129 上の層間絶縁膜230 の領域に形成された段差部分231 を取り除くと同時に、ヒューズ部130 上に凹部141 を形成する。このときセルプレート129 が露出しない程度でエッチングを終了するのでヒューズ部130 が露出することなくヒューズ部130 上に凹部141 が形成される。

Claim (excerpt)：

半導体基板の一主面に層間絶縁膜となる第1の絶縁膜を形成する工程、ヒューズ部を構成する第1の導電層を前記第1の絶縁膜上に形成するとともに、前記半導体基板に形成される回路の一部を構成する第2の導電層を前記第1の絶縁膜上に形成する工程、前記第1および第2の導電層を覆うように前記第1の絶縁膜上に層間絶縁膜となる第2の絶縁膜を堆積させる工程、および前記第2の絶縁膜を選択的にエッチング除去することにより、前記第2の絶縁膜表面の前記第2の導電層上に位置する領域に生じた、前記第2の絶縁膜表面の前記第1の導電層上に位置する領域に対して凸状の段差を、前記第2の導電層が露出しない程度に取り除くと同時に、前記第2の絶縁膜表面に底部が前記第2の絶縁膜を介して前記第1の導電層と対向する凹部を形成する工程を含んだことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/82 ,  H01S 3/00

FI (5)：

H01L 27/10 691 ,  H01S 3/00 B ,  H01L 21/82 F ,  H01L 27/10 621 C ,  H01L 27/10 681 F

Patent cited by the Patent：

Cited by applicant (3)

• 特開昭64-080038
  
• 半導体装置
  Gazette classification：公開公報   Application number：特願平6-059300   Applicant：株式会社東芝
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平7-106104   Applicant：松下電子工業株式会社