Pat

J-GLOBAL ID：200903036964602581

半導体装置

Inventor： 田口 和博
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 稲垣 清
Gazette classification：公開公報
Application number (International application number)：1999073689
Publication number (International publication number)：2000269413
Application date： Mar. 18, 1999
Publication date： Sep. 29, 2000
Summary：

【要約】【課題】 2つの半導体チップを上下方向に配置することによって高集積化を実現しながらも、上部の半導体チップで発生する熱を下部の半導体チップ側に伝えない構造の半導体装置を提供する。【解決手段】 本発明の半導体装置10は、下部多層基板15、上部多層基板16、及び、仕切り板13によって断熱空間Sを形成する箱形状のパッケージと、下部多層基板15の内面上に搭載される下部LSIチップ11と、仕切り板13の外面上に搭載される上部LSIチップ12とを有している。これにより、高集積化の要請に応えながらも、上部LSIチップ12で発生する熱が下部LSIチップ11に伝わる不具合を防止し、下部LSIチップ11の良好な動作性能を保証することができる。

Claim (excerpt)：

底板、壁板、及び、蓋板によって断熱空間を形成する箱形状のパッケージと、前記底板の内面上に搭載される第1の半導体チップと、前記蓋板の外面上に搭載される第2の半導体チップとを備えることを特徴とする半導体装置。

IPC (5)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 25/10 ,  H01L 25/11

FI (2)：

H01L 25/08 Z ,  H01L 25/14 Z

Patent cited by the Patent：

Cited by examiner (2)

• 特開平4-354361
  
• 半導体パッケージ
  Gazette classification：公開公報   Application number：特願平7-079765   Applicant：新日本製鐵株式会社