Pat
J-GLOBAL ID：200903037075209335

半導体記憶装置の製造方法

Inventor：
黒田 英明

About 黒田 英明


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 土屋 勝
Gazette classification：公開公報
Application number (International application number)：1992179174
Publication number (International publication number)：1993347389
Application date： Jun. 12, 1992
Publication date： Dec. 27, 1993
Summary：
【要約】【目的】 メモリセルアレイ部と周辺回路部との段差を緩和して、微細な配線等を容易にパターニングすることができる様にする。【構成】 メモリセルを構成するキャパシタ11の上層に層間絶縁膜41を形成し、周辺回路部16のみを覆うレジスト42をマスクにすると共に、メモリセルアレイ部15の全体を覆うプレート電極13をストッパにして、層間絶縁膜41をウエットエッチングする。このため、キャパシタ11を形成したことに起因するメモリセルアレイ部15と周辺回路部16との段差が、周辺回路部16にのみ残した層間絶縁膜41によって緩和される。
Claim (excerpt)：
メモリセルアレイ部と周辺回路部とを有しており、トランジスタとキャパシタとでメモリセルが構成されている半導体記憶装置の製造方法において、前記キャパシタの上層に層間絶縁膜を形成する工程と、前記周辺回路部のみを覆う第1のマスク層をマスクにして前記メモリセルアレイ部の前記層間絶縁膜を除去する工程とを有する半導体記憶装置の製造方法。
IPC (3)：
H01L 27/108 ,  H01L 21/302 ,  H01L 27/04
FI (2)：
H01L 27/10 325 C ,  H01L 27/10 325 V
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM