Pat

J-GLOBAL ID：200903085129747022

半導体装置およびその製造方法

Inventor： 松井 泰志
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992123669
Publication number (International publication number)：1993326885
Application date： May. 15, 1992
Publication date： Dec. 10, 1993
Summary：

【要約】【目的】 半導体基板上に形成される層間絶縁膜に生じる段差の低減を図り、後工程における写真製版の精度の向上を図る半導体装置の製造方法を提供することにある。【構成】 半導体基板上に形成される層に生じる段差の斜面部の中央近傍を境として、段差が高くなる方の領域のすべてを段差が低くなる方の領域に設けられた平坦部までエッチングを行なっている。これにより、従来層に形成された段差は約半分に低減され、また従来段差が高くなる方の領域が全体的に段差が低くなる方の領域に設けられた平坦部と等しくなる。

Claim (excerpt)：

同一基板上にメモリセル領域と周辺回路領域とが形成された半導体装置あって、前記メモリセル領域上面および前記周辺回路領域上面の層間絶縁膜が平坦化されて形成されていることを特徴とする半導体装置。

IPC (2)：

H01L 27/108 ,  H01L 21/302

Patent cited by the Patent：

Cited by examiner (2)

• 特開平4-082263
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-117698   Applicant：株式会社東芝