半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：堀城之
Gazette classification：公開公報
Application number (International application number)：1999042245
Publication number (International publication number)：2000243952
Application date： Feb. 19, 1999
Publication date： Sep. 08, 2000
Summary：

【要約】【課題】トランジスタの寄生容量を低減し、スイッチングスピードの高速化を図るようにする。【解決手段】半導体基板101上の電界緩和領域102及びベース領域106に形成される溝103内のゲート電極105を3層構造とし、溝103内のゲート電極105の表面とベース領域106の表面との段差が500A以内となるように、ソース領域107及びベース領域106の拡散層が浅くなるようにする。

Claim (excerpt)：

ドレイン電極となる半導体基板上に前記ドレイン電極と同電位の電界緩和領域が設けられ、前記電界緩和領域上には、前記電界緩和領域と反対の導電型のベース領域及び電界緩和領域と同じ導電型のソース領域が設けられ、前記電界緩和領域、ベース領域及びソース領域には、溝が形成され、前記溝の内側には、ゲート絶縁膜が設けられ、前記ゲート絶縁膜の内側には、第1のポリシリコン層、酸化膜及び第2のポリシリコン層の3層構造からなるゲート電極が設けられ、前記ゲート電極及びソース領域の間は、層間絶縁膜によって絶縁され、前記ベース領域、ソース領域及び層間絶縁膜上には、ソース電極が設けられてなることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 , H01L 21/336

FI (4)：

H01L 29/78 653 C , H01L 29/78 652 K , H01L 29/78 652 L , H01L 29/78 658 G

Patent cited by the Patent：

Cited by examiner (6)

縦型電界効果トランジスタ
Gazette classification：公開公報 Application number：特願平4-135188 Applicant：株式会社東芝
特開平4-258174
絶縁ゲート型電力用半導体素子の製造方法
Gazette classification：公開公報 Application number：特願平4-141846 Applicant：富士電機株式会社

Show all

Return to Previous Page