Pat
J-GLOBAL ID:200903037724301173
プロセッサ装置
Inventor:
Applicant, Patent owner:
Agent (1):
新居 広守
Gazette classification:公開公報
Application number (International application number):2004239397
Publication number (International publication number):2006059068
Application date: Aug. 19, 2004
Publication date: Mar. 02, 2006
Summary:
【課題】プログラムが本当に必要としている性能を満足しつつ、不要な電力消費を抑えることが可能なプロセッサを提供する。【解決手段】プロセッサの特定の回路部分(命令の並列発行機能やキャッシュメモリ)はプロセッサの平均性能と消費電力の異なる複数の動作モードを有し、プロセッサが発揮する性能を計測して動作中のプログラムが必要とする目標性能と比較し、比較結果に応じて、その目標性能を実現ながら消費電力を削減した状態で動作する様に動作モードの切り替え制御を行う。【選択図】 図1
Claim (excerpt):
プログラムを実行して処理を行うプロセッサ装置であって、
前記プロセッサ装置の処理性能と消費電力に対してそれぞれ異なった影響を与える複数の動作モードを持つ実行回路と、
前記プロセッサ装置の処理実行性能と実行消費電力の少なくとも一方を計測する計測手段と、
前記計測手段の計測結果と目標値とを比較し比較結果に応じて動作モードを切り替える制御部とを備えることを特徴とするプロセッサ装置。
IPC (3):
G06F 1/32
, G06F 9/38
, G06F 12/08
FI (9):
G06F1/00 332Z
, G06F9/38 310X
, G06F12/08 505Z
, G06F12/08 507J
, G06F12/08 511B
, G06F12/08 511E
, G06F12/08 543B
, G06F12/08 577
, G06F12/08 579
F-Term (14):
5B005JJ11
, 5B005JJ21
, 5B005KK12
, 5B005KK23
, 5B005MM02
, 5B005MM03
, 5B005NN22
, 5B005NN31
, 5B005NN66
, 5B011EA02
, 5B011LL11
, 5B013AA05
, 5B013AA20
, 5B013DD02
Patent cited by the Patent:
Return to Previous Page