Pat

J-GLOBAL ID：200903038166179419

半導体デバイスの製造方法

Inventor： 大岡 司 ,  小川 有人
Applicant, Patent owner： 株式会社日立国際電気
Agent (1)： 宮本 治彦
Gazette classification：公開公報
Application number (International application number)：2002360571
Publication number (International publication number)：2004193396
Application date： Dec. 12, 2002
Publication date： Jul. 08, 2004
Summary：

【課題】成膜基板への成膜に先立って行うプリコート時に成膜基板の代わりに基板保持板に載置するダミー基板への膜堆積による反りを抑制し、それによって、反りに伴うパーティクルの発生を抑制または防止できる半導体デバイスの製造を提供する。【解決手段】基板保持板2上にダミー基板11を載置した状態で基板処理室50内にクリーニングガスを導入して基板処理室内をクリーニングし、その後、そのダミー基板11を基板保持板2上に載置した状態で基板処理室50内に成膜処理ガスを供給しプリコートを行い、その後、基板保持板2上に製品基板1を載置した状態で基板処理室50内に成膜処理ガスを供給して成膜を行う。そして、ダミー基板11としては、表面に凹凸を有するダミー基板を使用して、プリコート成膜による膜の応力によるダミー基板の反りを抑制する。【選択図】 図3

Claim (excerpt)：

処理室内の基板保持板上に表面に凹凸を有するダミー基板を載置した状態で前記処理室内に処理ガスを供給しプリコートを行う工程と、 前記基板保持板上に製品基板を載置した状態で前記処理室内に処理ガスを供給して成膜を行う工程と、を有することを特徴とする半導体デバイスの製造方法。

IPC (2)：

H01L21/205 ,  C23C16/01

FI (2)：

H01L21/205 ,  C23C16/01

F-Term (9)：

4K030DA03 ,  4K030DA05 ,  5F045AA03 ,  5F045AB03 ,  5F045AF19 ,  5F045BB15 ,  5F045DP03 ,  5F045EB06 ,  5F045EC05

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2000-379305   Applicant：株式会社日立国際電気
• ダミーウエハ
  Gazette classification：公開公報   Application number：特願平8-215770   Applicant：東芝セラミックス株式会社