Pat
J-GLOBAL ID：200903057987984870

半導体装置の製造方法

Inventor：
板谷 秀治

About 板谷 秀治

, 
経田 昌幸

About 経田 昌幸

, 
佐野 敦

About 佐野 敦

, 
大岡 司

About 大岡 司


Applicant, Patent owner：
株式会社日立国際電気

About 株式会社日立国際電気


Agent (1)： 石戸 久子 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000379305
Publication number (International publication number)：2002180250
Application date： Dec. 13, 2000
Publication date： Jun. 26, 2002
Summary：
【要約】【課題】 Ru(C2H5C5H4)2を熱CVD法により基板上に成膜した場合、基板周辺の部材にも該膜が堆積し、基板上のパーティクル形成の原因となり、製造歩留まりの低下を招いていた。そこで反応室内をクリーニングする必要があるが従来のクリーニング工程はクリーニング時間が長いので製造効率が悪く、また製造コストが増大していた。【解決手段】 反応室4内で基板1上にRuを含む膜を形成する成膜工程と、反応室4内にClF3ガスを流し、成膜工程において反応室4内に付着した膜を熱化学反応により除去するクリーニング工程とを有する半導体装置の製造方法。
Claim (excerpt)：
反応室内で基板上にRuを含む膜を形成する成膜工程と、前記反応室内にClF3ガスを流し、前記成膜工程において反応室内に付着した前記膜を熱化学反応により除去するクリーニング工程とを有することを特徴とする半導体装置の製造方法。
IPC (6)：
C23C 16/18 ,  C23C 16/44 ,  H01L 21/285 ,  H01L 21/3205 ,  H01L 27/108 ,  H01L 21/8242
FI (6)：
C23C 16/18 ,  C23C 16/44 J ,  H01L 21/285 C ,  H01L 21/88 M ,  H01L 27/10 621 C ,  H01L 27/10 651
F-Term (40)：
4K030AA11 ,  4K030BA01 ,  4K030BA42 ,  4K030CA04 ,  4K030CA12 ,  4K030DA06 ,  4K030JA09 ,  4K030JA10 ,  4M104BB04 ,  4M104DD43 ,  4M104DD44 ,  4M104DD99 ,  4M104EE08 ,  4M104EE16 ,  4M104FF07 ,  4M104GG16 ,  4M104HH20 ,  5F033HH07 ,  5F033HH33 ,  5F033NN03 ,  5F033NN07 ,  5F033PP06 ,  5F033QQ91 ,  5F033QQ93 ,  5F033QQ94 ,  5F033RR03 ,  5F033VV10 ,  5F033VV16 ,  5F033WW03 ,  5F033WW05 ,  5F033XX02 ,  5F033XX34 ,  5F083AD24 ,  5F083JA06 ,  5F083JA38 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083NA08
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM