Pat
J-GLOBAL ID：200903038422726791
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994177055
Publication number (International publication number)：1996046188
Application date： Jul. 28, 1994
Publication date： Feb. 16, 1996
Summary：
【要約】【構成】 Si基板1上に、酸化シリコン系材料よりなるゲート絶縁膜7、ゲート電極2、SiON系薄膜よりなる反射防止膜10が形成されてなるMOS型トランジスタにおいて、ゲート電極2のパターニングに際して用いられた反射防止膜10とゲート酸化膜7との間、即ちゲート電極2上に、ゲート電極2と共通パターンをもって水素透過防止膜22が設けられる。なお、該水素透過防止膜22は、LP-CVD法によって成膜されたSiN系薄膜よりなる。【効果】 SiON系薄膜から拡散する水素がゲート酸化膜へ到達しにくいため、MOS型トランジスタのホットキャリア耐性が向上する。また、製造に際して、SiON系薄膜の除去工程が削減でき、また、次のフォトリソグラフィにも使用できることから生産性にも優れている。このため、非常に信頼性の高い半導体装置が、大幅なコスト上昇を伴わずに提供可能である。
Claim (excerpt)：
基板上に、少なくとも、ゲート絶縁膜、ゲート電極、酸窒化シリコン系薄膜、上層配線が形成されてなる半導体装置において、前記ゲート絶縁膜と前記酸窒化シリコン系薄膜との間に、水素透過防止膜が設けられてなることを特徴とする半導体装置。
IPC (4)：
H01L 29/78
, H01L 21/027
, H01L 21/318
, H01L 21/768
H01L 29/78 301 G
, H01L 21/30 574
, H01L 21/90 C
Cited by examiner (14)
Show all
Return to Previous Page
