Pat
J-GLOBAL ID:200903038455618404

CMOS薄膜半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 小川 勝男
Gazette classification:公開公報
Application number (International application number):1995266684
Publication number (International publication number):1997116157
Application date: Oct. 16, 1995
Publication date: May. 02, 1997
Summary:
【要約】【課題】簡便なCMOS TFT回路の作成方法を提供すること。【解決手段】マスクなしでドープされた第一の導電型のドーピング層を、濃度の高い第二導電型のドーパントで補償して導電型を反転させ、第二導電型のドープ層とする。また、この補償による導電型の反転を容易に、かつ確実に行うため、第二導電型のドーパントで補償する前に、第一導電型のドープ層の表面濃度を低下させる。
Claim (excerpt):
基板上に能動層シリコン膜を形成する工程と、前記能動層シリコン膜を第一の導電型にドープする工程と、第一の導電型にドープされた層の一部を第二の導電型のドーパントで補償,反転させる工程とを含むことを特徴とするCMOS薄膜半導体装置の製造方法。
IPC (5):
H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/8238 ,  H01L 27/092
FI (5):
H01L 29/78 616 L ,  G02F 1/136 500 ,  H01L 27/08 321 N ,  H01L 29/78 613 A ,  H01L 29/78 618 F
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page