Pat

J-GLOBAL ID：200903038937752744

電子回路の製造方法

Inventor： 西川 徹 ,  山田 収 ,  佐藤 了平 ,  竹原 裕子 ,  岩田 泰宏 ,  田村 光範 ,  伊集院 正仁
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1994319810
Publication number (International publication number)：1995235763
Application date： Dec. 22, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】【目的】フラックスを用いることなく、しかもはんだペーストを用いるはんだ接続では不可能な狭ピッチの高密度実装部品の接続に対して、部品の位置ずれがなくリフロー後の残渣も無い高信頼度の接続を可能とする電子回路の製造方法を実現することにある。【構成】回路基板1の接続パターン2上に、電子部品5の接続端子を位置合わせして、フラックスを用いないで、はんだ接続する電子回路の製造方法であって、接続パターン2及び電子部品5の接続端子の少なくとも一方に予めはんだ3を供給しておき、はんだ加熱工程前に、接続部を覆うように有機材料4を供給しておき、はんだ加熱工程においては、この供給された有機材料4が隣接する接続部毎に独立して覆った状態のもとではんだ接続される。有機材料としては、はんだが溶融する前に沸騰蒸発しないように、はんだの融点以上の沸点を有するものを用いる。

Claim (excerpt)：

回路基板の接続パターン及び電子部品の接続端子の少なくとも一方に、予めはんだを供給しておく工程と、回路基板に電子部品を搭載し、フラックスを用いないで、これら両者の接続部をはんだ接続する工程とを有する電子回路の製造方法であって、このはんだ接続する工程を、はんだの融点よりも高い沸点を有する有機材料を回路基板上に塗布して電子部品を位置決めした状態で仮止めする工程と、位置決めされた回路基板と電子部品の少なくとも接続部表面を有機材料で被覆した状態で加熱してはんだ接続する工程とで構成して成る電子回路の製造方法。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-269896
  
• 特開平2-290693
  
• 電子部品の半田付け方法
  Gazette classification：公開公報   Application number：特願平3-269972   Applicant：テイーデイーケイ株式会社