Pat
J-GLOBAL ID:200903039120834362
半導体装置の製法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
西藤 征彦
Gazette classification:公開公報
Application number (International application number):1998168994
Publication number (International publication number):2000003922
Application date: Jun. 16, 1998
Publication date: Jan. 07, 2000
Summary:
【要約】【課題】両面フリップチップ実装タイプの半導体装置を煩雑な工程を経由することなく製造することのできる半導体装置の製法を提供する。【解決手段】両面に配線電極が形成された配線回路基板1の片面に、未硬化状態の封止用樹脂シート10を介して接続用電極部2を有する半導体素子3を搭載し、上記配線回路基板1の片面に上記封止用樹脂シートの接着力を利用して半導体素子3を仮固定する。そして、上記配線回路基板1の他面に、未硬化状態の封止用樹脂シート10を介して接続用電極部2を有する半導体素子3を搭載し、上記配線回路基板1の他面に上記封止用樹脂シート10の接着力を利用して半導体素子3を仮固定する。つぎに、全体を加熱加圧して、上記配線回路基板1の配線電極に、上記配線回路基板1の両面に仮固定された半導体素子3の接続用電極部2を溶融接続させるとともに、上記未硬化状態の封止用樹脂シート10を硬化させて、上記配線回路基板1とその両面に仮固定された半導体素子3との間を樹脂封止することにより両面実装タイプの半導体装置を製造する。
Claim (excerpt):
配線回路基板の両面に同時もしくは時間をずらして封止用樹脂層を介して接続用電極部を有する半導体素子を搭載し、上記配線回路基板の両面に上記封止用樹脂層の接着力を利用して半導体素子を、上記配線回路基板の配線電極に接続させることを特徴とする半導体装置の製法。
IPC (6):
H01L 21/56
, H01L 21/60 311
, H01L 23/28
, H01L 25/065
, H01L 25/07
, H01L 25/18
FI (4):
H01L 21/56 R
, H01L 21/60 311 S
, H01L 23/28 Z
, H01L 25/08 Z
F-Term (19):
4M105AA02
, 4M105BB11
, 4M105FF01
, 4M105GG17
, 4M105GG19
, 4M109AA01
, 4M109BA04
, 4M109CA22
, 4M109EA02
, 4M109EB03
, 4M109EB04
, 4M109EB12
, 4M109EB16
, 5F061AA01
, 5F061BA04
, 5F061CA22
, 5F061CB03
, 5F061CB12
, 5F061DE03
Patent cited by the Patent: