Pat

J-GLOBAL ID：200903039158457058

半導体装置およびその製造方法

Inventor： 宇佐美 達矢
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996344721
Publication number (International publication number)：1998189715
Application date： Dec. 25, 1996
Publication date： Jul. 21, 1998
Summary：

【要約】【課題】微細な多層配線を容易に高性能化させると共にその構造の信頼性を大幅に向上させる。【解決手段】半導体素子を有する半導体基板上に絶縁膜を介して同一層に複数の配線が配設されており、前記配線間のうち隣接配線間隔の狭い領域に選択的に第1の層間絶縁膜が形成され、前記隣接配線間隔の広い領域には第2の層間絶縁膜が形成され、且つ前記第2の層間絶縁膜のみにスルーホールが形成される。ここで、前記第1の層間絶縁膜の誘電率は前記第2の層間絶縁膜の誘電率より小さくなっている

Claim (excerpt)：

半導体素子を有する半導体基板上に絶縁膜を介して同一層に複数の配線が配設されており、前記配線間のうち隣接配線間隔の狭い領域に選択的に第1の層間絶縁膜が形成され、前記隣接配線間隔の広い領域には第2の層間絶縁膜が形成され、且つ前記第2の層間絶縁膜のみにスルーホールが形成され、前記第1の層間絶縁膜の誘電率が前記第2の層間絶縁膜の誘電率より小さくなっていることを特徴とする半導体装置。

Patent cited by the Patent：

Cited by examiner (2)

• 線間容量低減用の平坦化構造
  Gazette classification：公開公報   Application number：特願平6-250972   Applicant：テキサスインスツルメンツインコーポレイテツド
• マルチレベル相互接続部の容量および性能を最適化する素子および方法
  Gazette classification：公開公報   Application number：特願平7-237369   Applicant：テキサスインスツルメンツインコーポレイテツド