Pat
J-GLOBAL ID:200903039452040246
半導体回路およびその作製方法
Inventor:
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1993086747
Publication number (International publication number):1994275808
Application date: Mar. 22, 1993
Publication date: Sep. 30, 1994
Summary:
【要約】【目的】 薄膜ダイオード(TFD)と薄膜トランジスタ(TFT)を有する半導体回路を低温で製造する方法を提供する。【構成】 アモルファスシリコン膜に、ニッケル、鉄、コバルト、白金等のアモルファスシリコンの結晶化を促進する触媒元素を有する被膜を密着させるか、あるいは触媒元素をイオン注入等の手段で導入し,しかる後に、基板の歪み温度よりも低い温度でアニールして結晶化をおこなう。さらに、これにN型もしくはP型不純物をドーピングすることによってTFT、TFDを形成する。TFDを光センサーとして使用する場合には、真性領域(I層)上にアモルファスシリコン膜を新たに設けてもよい。この結果、TFTおよびTFDを同じシリコン膜によって構成できる。
Claim (excerpt):
基板上に形成された少なくとも1つの薄膜トランジスタと少なくとも1つの薄膜ダイオードを有し、前記薄膜トランジスタの活性領域(チャネル形成領域)を形成する半導体膜は、前記薄膜ダイオードの真性領域(I層)と同じ層の半導体膜であり、前記薄膜トランジスタの活性領域(チャネル形成領域)および前記薄膜ダイオードの真性領域に含まれる結晶化を促進する触媒元素の濃度は1×1017cm-3もしくはそれ以上の濃度、かつ2×1020cm-3未満の濃度であることを特徴とする半導体回路。
IPC (4):
H01L 27/146
, H01L 27/092
, H01L 21/336
, H01L 29/784
FI (4):
H01L 27/14 C
, H01L 27/08 321 B
, H01L 29/78 311 Y
, H01L 29/78 311 C
Patent cited by the Patent:
Cited by examiner (1)
-
イメージセンサの製造方法
Gazette classification:公開公報
Application number:特願平3-196832
Applicant:富士ゼロツクス株式会社
Return to Previous Page