Pat
J-GLOBAL ID：200903039645560557

半導体装置の製造方法

Inventor：
福田 宏

About 福田 宏


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (1)： 小川 勝男 (外2名)
Gazette classification：公開公報
Application number (International application number)：2002021685
Publication number (International publication number)：2003224057
Application date： Jan. 30, 2002
Publication date： Aug. 08, 2003
Summary：
【要約】【課題】半導体微細パターン形成において、位置合わせ用マークの非対称性により層間合わせ誤差が生じる。【解決手段】マスクとウエハーの位置合わせに先立ち、位置合わせ用マークの非対称性をスキャトロメトリーの原理で計測し、その結果を考慮して位置合わせを行い露光する。【効果】スループットを犠牲としないで高精度な合わせが可能となり、半導体装置の性能が向上するとともに、製造歩留りが上がり低コスト化が可能となる。
Claim (excerpt)：
合わせマークを有する第1のパターンを半導体基板上に形成する工程と、前記第1のパターン表面上にレジスト膜を形成する工程と、マスク上に形成された第2のパターンと前記合わせマークとの位置合わせを行い、前記第2のパターンを前記レジスト膜上に転写する工程とを有し、前記位置合わせを行うにあたって、前記合わせマークの非対称性を計測する工程と、前記計測結果に基づいて、前記位置合わせを行う工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/027 ,  G01B 11/00 ,  G01B 11/02
FI (5)：
G01B 11/00 G ,  G01B 11/02 G ,  H01L 21/30 525 F ,  H01L 21/30 522 D ,  H01L 21/30 525 W
F-Term (25)：
2F065AA03 ,  2F065AA07 ,  2F065AA17 ,  2F065AA21 ,  2F065AA30 ,  2F065BB02 ,  2F065BB28 ,  2F065CC20 ,  2F065DD00 ,  2F065FF48 ,  2F065GG22 ,  2F065HH14 ,  2F065JJ01 ,  2F065JJ08 ,  2F065JJ18 ,  2F065LL04 ,  2F065QQ38 ,  5F046EA07 ,  5F046EA13 ,  5F046EB01 ,  5F046EB07 ,  5F046ED01 ,  5F046FA06 ,  5F046FC03 ,  5F046FC04
Patent cited by the Patent：
Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM