Pat

J-GLOBAL ID：200903039719013774

半導体集積回路装置

Inventor： 齋藤 美寿
Applicant, Patent owner： 富士通株式会社
Agent (1)： 有我 軍一郎
Gazette classification：公開公報
Application number (International application number)：1997106877
Publication number (International publication number)：1998303370
Application date： Apr. 24, 1997
Publication date： Nov. 13, 1998
Summary：

【要約】【課題】 高速化と省電力性の両立を図りつつプロセスコストとレイアウト面積を削減し、しかも論理回路の動作開始までのロスタイムも少なくする。【解決手段】 低しきい値回路と高電位電源線との間に挿入されたPMOSの基板電位を制御する第1の基板電位制御手段と、低しきい値回路と低電位電源線との間に挿入されたNMOSの基板電位を制御する第2の基板電位制御手段とを備える。PMOSとNMOSを低しきい値として作り込むことができプロセスコストを削減できる。低しきい値として動作する際のPMOSとNMOSの飽和電流は大きく小サイズで済みレイアウト面積も削減できる。基板電位はPMOSとNMOSだけを制御すればよく電位の切り換えを速やかに行うことができ、低しきい値回路の動作開始までのロスタイムを大幅に短縮できる。

Claim (excerpt)：

低しきい値回路と、該低しきい値回路の高電位電源供給ノードと高電位電源線との間に挿入されたPMOSトランジスタと、前記低しきい値回路の低電位電源供給ノードと低電位電源線との間に挿入されたNMOSトランジスタと、を備えた半導体集積回路装置において、前記PMOSトランジスタの基板電位を制御する第1の基板電位制御手段と、前記NMOSトランジスタの基板電位を制御する第2の基板電位制御手段と、を備えたことを特徴とする半導体集積回路装置。

IPC (6)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H03K 19/094

FI (4)：

H01L 27/04 B ,  H01L 27/08 321 L ,  H01L 29/78 ,  H03K 19/094 D

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平7-023590   Applicant：三菱電機株式会社
• 半導体装置
  Gazette classification：公開公報   Application number：特願平7-176259   Applicant：松下電子工業株式会社, 松下電器産業株式会社
• 半導体集積回路
  Gazette classification：公開公報   Application number：特願平4-345901   Applicant：株式会社日立製作所