Pat
J-GLOBAL ID：200903039787537749

半導体チップの実装構造体、液晶装置及び電子機器

Inventor：
内山 憲治

About 内山 憲治


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (1)： 鈴木 喜三郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998287099
Publication number (International publication number)：1999340285
Application date： Oct. 08, 1998
Publication date： Dec. 10, 1999
Summary：
【要約】【課題】 半導体チップをACF等といった接合剤を用いて基板に搭載する実装構造体において、接合剤に残留応力が生じることを防止して電極端子間の接続信頼性を向上する。【解決手段】 複数のバンプ16を備えた半導体チップ6と、複数の出力配線11及び入力端子12を備えた回路基板3とを有する半導体チップの実装構造体である。ACF4は、圧着処理を受けることにより、バンプ16と出力配線11等のランド部分とが互いに導通するように半導体チップ6と回路基板3とを接続する。回路基板3のうち配線11及び端子12のランド部分によって囲まれる領域内に複数の貫通穴10を分散して配設し、圧着処理時に余分となるACF4をそれらの貫通穴10を通して逃がすことにより、ACF4に大きな内部応力が生じることを防止する。これにより、IC6に関する接続信頼性を向上する。
Claim (excerpt)：
複数のバンプを備えた半導体チップと、複数のランドを備えた基板とを有すると共に、それらのバンプとそれらのランドとが互いに導通するように接合剤を用いて前記半導体チップと前記基板とを接続することによって構成される半導体チップの実装構造体において、前記基板のうち前記複数のランドによって囲まれる領域内に複数の貫通穴を分散して配設することを特徴とする半導体チップの実装構造体。
IPC (2)：
H01L 21/60 311 ,  G09F 9/00 348
FI (2)：
H01L 21/60 311 S ,  G09F 9/00 348 N
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM