半導体素子収納用パッケージ

Inventor：
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：2000252242
Publication number (International publication number)：2002076157
Application date： Aug. 23, 2000
Publication date： Mar. 15, 2002
Summary：

【要約】【課題】半導体素子をパッケージ本体の搭載部に正確かつ強固に搭載すること。【解決手段】枠部2aおよびこの枠部2aの内縁の一方から他方に向けて一列に並んで延出する複数の外部リード端子2bを有する略平板状のリードフレーム2と、上面に半導体素子4が搭載される搭載部1bを、下面の一端側に外部リード端子2bが接合されたメタライズパッド6a有し、かつ他端側が前記他方の側の枠部2a上に配置されたパッケージ本体1とを具備して成る半導体素子収納用パッケージである。ヒーターブロック上に載置した際にがたつきがない。

Claim (excerpt)：

上面に半導体素子が搭載される搭載部を有し下面の一端側に複数のメタライズパッドが形成されたパッケージ本体に、枠部および該枠部の内縁の一辺に一列に並んで対向する辺に向けて延出する複数の外部リード端子を有する略平板状のリードフレームを、前記パッケージ本体の下面の他端側を前記リードフレームの前記対向する辺側の前記枠部上に配置して前記メタライズパッドに前記外部リード端子を接合して取着してあることを特徴とする半導体素子収納用パッケージ。

IPC (2)：

H01L 23/04 , H01L 23/12

FI (2)：

H01L 23/04 E , H01L 23/12 F

Patent cited by the Patent：

Cited by examiner (1)

回路基板の製造方法と回路検査装置
Gazette classification：公開公報 Application number：特願平7-058574 Applicant：富士通株式会社

Return to Previous Page