Pat

J-GLOBAL ID：200903039881180838

シンクロナスDRAMメモリモジュール

Inventor： 菅原 健二
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1993312726
Publication number (International publication number)：1995141860
Application date： Nov. 18, 1993
Publication date： Jun. 02, 1995
Summary：

【要約】【目的】 バンク間でのクロックの遅れの差を小さくしてスキュー整合問題を緩和する。クロック配線の最長の配線長の長さを短くして動作高速化を図る。【構成】 プリント基板1の中央にクロックドライバ装置2を配置し、その左右にバンク1、バンク2に属するシンクロナスDRAM3を配置する。バンク間で対となったシンクロナスDRAM3のクロック入力端子間をクロック配線6で接続し、その配線の中点をクロックドライバ装置2の出力端子と接続する。

Claim (excerpt)：

プリント基板上に、クロックドライバによってクロックが供給される複数個のシンクロナスDRAMが複数のバンクに分けられて搭載され、互いに異なるバンクに属する対となるシンクロナスDRAMメモリモジュールが前記クロックドライバの同一の端子からクロックが供給されるシンクロナスDRAMメモリモジュールにおいて、対となっているシンクロナスDRAMでは、前記クロックドライバからの配線距離がほぼ等しいことを特徴とするシンクロナスDRAMメモリモジュール。

IPC (2)：

G11C 11/401 ,  H01L 27/10 301

Patent cited by the Patent：

Cited by examiner (2)

• クロック信号分配方法および分配回路
  Gazette classification：公開公報   Application number：特願平4-029825   Applicant：日本電気アイシーマイコンシステム株式会社
• 配線処理方式
  Gazette classification：公開公報   Application number：特願平3-319805   Applicant：日本電気株式会社